EDA電子教案情境二省公開(kāi)課一等獎(jiǎng)全國(guó)示范課微課金獎(jiǎng)?wù)n件

EDA技術(shù)與應(yīng)用酒泉職業(yè)技術(shù)學(xué)院機(jī)電工程系.911/34第一章EDA技術(shù)概述第一節(jié)EDA技術(shù)發(fā)展及其未來(lái)第二節(jié)EDA技術(shù)組成要素第三節(jié)EDA軟件系統(tǒng)組成第四節(jié)基于可編程邏輯器件EDA

技術(shù)流程上一頁(yè)下一頁(yè)22/34第一節(jié)EDA技術(shù)發(fā)展及其未來(lái)電子設(shè)計(jì)自動(dòng)化（ElectronicsDesignAutomation）是指利用計(jì)算機(jī)來(lái)完成電子系統(tǒng)設(shè)計(jì)。

依據(jù)系統(tǒng)對(duì)硬件行為和功效要求，自上而下地逐層完成對(duì)應(yīng)描述、模擬、綜合、優(yōu)化和布線，直到完成硬件設(shè)計(jì)。在設(shè)計(jì)過(guò)程中除了對(duì)硬件行為和功效需要設(shè)計(jì)人員進(jìn)行描述以外，其它設(shè)計(jì)過(guò)程均由計(jì)算機(jī)自動(dòng)完成。這個(gè)過(guò)程稱為電子設(shè)計(jì)自動(dòng)化（EDA）上一頁(yè)下一頁(yè)33/34一、EDA技術(shù)發(fā)展進(jìn)程（三個(gè)階段）1．電子系統(tǒng)設(shè)計(jì)CAD是EDA發(fā)展初級(jí)階段（20世紀(jì)60年代中期—80年代初）。2．電子系統(tǒng)設(shè)計(jì)CAE是EDA發(fā)展中級(jí)階段（20世紀(jì)80年代初—90年代初）。3．以可編程器件為關(guān)鍵EDA技術(shù)是EDA發(fā)展高級(jí)階段（20世紀(jì)90年代以來(lái)）上一頁(yè)下一頁(yè)44/34缺點(diǎn)：（1）各軟件只針對(duì)某一詳細(xì)應(yīng)用而開(kāi)發(fā)，相互銜接比較困難；（2）不能提供系統(tǒng)級(jí)綜合與仿真，難以適應(yīng)復(fù)雜、大規(guī)模電子系統(tǒng)設(shè)計(jì)，主要面向LSI和PCB設(shè)計(jì)。1．CAD階段以二維平面圖形計(jì)算機(jī)輔助設(shè)計(jì)軟件為工具，代替?zhèn)鹘y(tǒng)手工制圖設(shè)計(jì)印制電路板（PCB）和集成電路階段。主要進(jìn)行PCB布局布線、電路模擬與仿真、原理圖繪制等等。比如：TANGO、SPICE。BACK上一頁(yè)下一頁(yè)55/342．CAE階段因?yàn)橹朴喠薊DA工業(yè)標(biāo)準(zhǔn)，采取統(tǒng)一數(shù)據(jù)管理技術(shù)，各種設(shè)計(jì)模塊逐步整合成為一個(gè)完整計(jì)算機(jī)輔助工程設(shè)計(jì)系統(tǒng)（CAE），結(jié)合完善電子系統(tǒng)設(shè)計(jì)流程，可經(jīng)過(guò)次序循環(huán)完成設(shè)計(jì)全過(guò)程。比如：OrCAD和Protel早期版本

缺點(diǎn)：設(shè)計(jì)輸入伎倆以原理圖輸入為主，形式單一，不適應(yīng)大規(guī)模電子系統(tǒng)設(shè)計(jì)。BACK上一頁(yè)下一頁(yè)66/343．EDA階段系統(tǒng)設(shè)計(jì)關(guān)鍵是可編程器件設(shè)計(jì)。以邏輯綜合、硬件行為仿真、參數(shù)分析和測(cè)試為主要特點(diǎn)，設(shè)計(jì)輸入形式多樣，出現(xiàn)了用硬件描述語(yǔ)言（HDL）描述設(shè)計(jì)輸入方法。EDA工具是一個(gè)開(kāi)放式完整集成設(shè)計(jì)環(huán)境，應(yīng)包含電氣原理圖與硬件描述語(yǔ)言輸入、自動(dòng)布局布線PCB設(shè)計(jì)、混合型電路仿真、PLD設(shè)計(jì)與下載等功效。不一樣EDA工具之間應(yīng)該含有良好接口特征，從而能夠資源共享。

上一頁(yè)下一頁(yè)77/34二、EDA技術(shù)發(fā)展前景可編程模擬器件和數(shù)?；旌掀骷焖侔l(fā)展；

可編程邏輯器件集成度、工作電壓、時(shí)鐘效率等快速提升；

EDA技術(shù)應(yīng)用范圍快速擴(kuò)大。上一頁(yè)下一頁(yè)88/34當(dāng)前主要應(yīng)用在：微控制器技術(shù)（Microcontroller）、專用集成電路芯片設(shè)計(jì)（ApplicationSpecificIntegratedCircuit，ASIC）數(shù)字信號(hào)處理(DigitalSignalProcess-ing，DSP)。在當(dāng)前，利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)最終目標(biāo)是完成專用集成電路芯片（ASIC）設(shè)計(jì)與實(shí)現(xiàn)。BACK上一頁(yè)下一頁(yè)99/34第二節(jié)EDA技術(shù)組成要素1．大規(guī)?？删幊唐骷?．硬件描述語(yǔ)言3．軟件開(kāi)發(fā)環(huán)境4．試驗(yàn)開(kāi)發(fā)環(huán)境上一頁(yè)下一頁(yè)1010/341．大規(guī)?？删幊唐骷?/p>

—電子系統(tǒng)設(shè)計(jì)載體；可編程器件：由用戶編程以實(shí)現(xiàn)某種電子電路功效器件?？删幊唐骷删幊踢壿嬈骷≒LD）（ProgrammableLogicDevice）可編程模擬器件（PAC）（ProgrammableAnalogCircuit）上一頁(yè)下一頁(yè)1111/341212/34PLD低密度PLD高密度PLD可編程陣列邏輯(PAL）通用陣列邏輯（GAL）復(fù)雜可編程邏輯器件（CPLD）現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）在系統(tǒng)可編程邏輯器件（isp-PLD）PAC在系統(tǒng)可編程模擬器件（isp-PAC）BACK上一頁(yè)下一頁(yè)1313/342．硬件描述語(yǔ)言

—電子系統(tǒng)設(shè)計(jì)主要表示伎倆電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)要求用硬件描述語(yǔ)言（HardwareDescriptionLanguage，HDL

）來(lái)進(jìn)行硬件行為（信號(hào)連接關(guān)系、定時(shí)關(guān)系）和功效（邏輯功效）描述。

常見(jiàn)HDL語(yǔ)言：VHDL語(yǔ)言、VerilogHDL語(yǔ)言等。上一頁(yè)下一頁(yè)1414/341515/34HDL語(yǔ)言特點(diǎn)：（1）含有較強(qiáng)電路描述能力；（2）易于傳遞、修改、保留、重復(fù)

利用設(shè)計(jì)；（3）易于層次化和結(jié)構(gòu)化設(shè)計(jì)；（4）與詳細(xì)硬件電路設(shè)計(jì)平臺(tái)無(wú)關(guān)。BACK上一頁(yè)下一頁(yè)1616/343．軟件開(kāi)發(fā)環(huán)境

—電子系統(tǒng)設(shè)計(jì)軟件平臺(tái)MAX＋PlusII和QuartusII

Altera企業(yè)產(chǎn)品，業(yè)界最易學(xué)易用EDA軟件，F(xiàn)PGA/CPLD開(kāi)發(fā)集成環(huán)境，支持Altera企業(yè)大多數(shù)FPGA/CPLD器件。ispEXPERT——LatticeFoundation——XilinxPAC-Designer——LatticeBACK上一頁(yè)下一頁(yè)1717/341818/341919/342020/344．試驗(yàn)開(kāi)發(fā)系統(tǒng)

—電子系統(tǒng)設(shè)計(jì)下載與硬件驗(yàn)證工具提供FPGA/CPLD芯片下載電路及EDA試驗(yàn)、開(kāi)發(fā)環(huán)境外圍資源，以供硬件驗(yàn)證用。普通包含：（1）試驗(yàn)開(kāi)發(fā)所需各類基本信號(hào)發(fā)生模塊（時(shí)鐘、脈沖、電平等）（2）通用數(shù)字式和掃描驅(qū)動(dòng)類型接口（3）模擬器件及接口（4）監(jiān)控程序模塊（5）目標(biāo)芯片適配座，以及FPGA/CPLD目標(biāo)芯片和編程下載電路等。上一頁(yè)下一頁(yè)BACK2121/342222/342323/342424/342525/342626/34第三節(jié)EDA軟件系統(tǒng)組成EDA軟件系統(tǒng)基本結(jié)構(gòu)大致包含：EDA軟件系統(tǒng)設(shè)計(jì)輸入模塊設(shè)計(jì)數(shù)據(jù)庫(kù)模塊分析驗(yàn)證模塊綜合仿真模塊布局布線模塊上一頁(yè)下一頁(yè)2727/34一、設(shè)計(jì)輸入模塊接收用戶不一樣設(shè)計(jì)輸入表示方式（原理圖輸入、波形輸入、層次輸入、HDL輸入等），并進(jìn)行語(yǔ)義正確性和語(yǔ)法規(guī)范性檢驗(yàn)。然后將用戶設(shè)計(jì)描述數(shù)據(jù)轉(zhuǎn)換為EDA軟件系統(tǒng)內(nèi)部數(shù)據(jù)格式（即網(wǎng)表文件，如EDIF文件），存入設(shè)計(jì)數(shù)據(jù)庫(kù)，方便于其它模塊調(diào)用。設(shè)計(jì)輸入模塊普通包含對(duì)應(yīng)于各種設(shè)計(jì)輸入方式編輯器和分析器。上一頁(yè)下一頁(yè)2828/34二、設(shè)計(jì)輸入數(shù)據(jù)庫(kù)保留系統(tǒng)庫(kù)單元以及用戶設(shè)計(jì)描述數(shù)據(jù)（網(wǎng)表文件）。三、分析驗(yàn)證模塊進(jìn)行模擬驗(yàn)證、設(shè)計(jì)規(guī)則檢驗(yàn)、故障診療等。上一頁(yè)下一頁(yè)2929/34四、綜合仿真模塊所謂綜合，就是將用行為和功效層次表示電子系統(tǒng)轉(zhuǎn)換為低層次便于詳細(xì)實(shí)現(xiàn)模塊組合裝配而成過(guò)程。也就是把軟件設(shè)計(jì)HDL描述與硬件結(jié)構(gòu)掛鉤，是實(shí)現(xiàn)軟件轉(zhuǎn)化為硬件關(guān)鍵，是文字描述與硬件實(shí)現(xiàn)之間一座橋梁。

所謂仿真，就是利用EDA工具對(duì)綜合后結(jié)果進(jìn)行模擬測(cè)試過(guò)程。上一頁(yè)下一頁(yè)3030/34五、布局布線模塊實(shí)現(xiàn)由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)映射，與物理實(shí)現(xiàn)方式親密相關(guān)。其功效是將綜合產(chǎn)生網(wǎng)表文件配置于制訂目標(biāo)器件，也稱為適配器。上一頁(yè)下一頁(yè)BACK3131/34第四節(jié)基