計算機組成原理課后答案(唐朔飛第二版)

第一章計算機系統(tǒng)概論

1.什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個

更重要？

解：P3

計算機系統(tǒng)：由計算機硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。

計算機硬件：指計算機中的電子線路和物理裝置。

計算機軟件：計算機運行所需的程序及相關(guān)資料。

硬件和軟件在計算機系統(tǒng)中相互依存，缺一不可，因此同樣重要。

5.馮?諾依曼計算機的特點是什么？

解：馮?諾依曼計算機的特點是：P8

?計算機由運算器、控制器、存儲器、輸入設備、輸出設備五大

部件組成；

?指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪

問；

?指令和數(shù)據(jù)均用二進制表示；

?指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的

性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置；

?指令在存儲器中順序存放，通常自動順序取出執(zhí)行；

?機器以運算器為中心（原始馮?諾依曼機）。

7.解釋下列概念:

主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲

字、存儲字長、存儲容量、機器字長、指令字長。

解：P9-10

主機：是計算機硬件的主體部分，由CPU和主存儲器MM合成為

主機。

CPU：中央處理器，是計算機硬件的核心部件，由運算器和控制

器組成；（早期的運算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除

含有運算器和控制器外還集成了CACHE）o

主存：計算機中存放正在運行的程序和數(shù)據(jù)的存儲器，為計算機

的主要工作存儲器，可隨機存?。挥纱鎯w、各種邏輯部件及控制電

路組成。

存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。

存儲元件：存儲一位二進制信息的物理元件，是存儲器中最小的

存儲單位，又叫存儲基元或存儲元，不能單獨存取。

存儲字：一個存儲單元所存二進制代碼的邏輯單位。

存儲字長：一個存儲單元所存二進制代碼的位數(shù)。

存儲容量：存儲器中可存二進制代碼的總量；（通常主、輔存容

量分開描述）。

機器字長：指CPU一次能處理的二進制數(shù)據(jù)的位數(shù)，通常與CPU

的寄存器位數(shù)有關(guān)。

指令字長：一條指令的二進制代碼位數(shù)。

8.解釋下列英文縮寫的中文含義：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、

FLOPS

解：全面的回答應分英文全稱、中文名、功能三部分。

CPU：CentralProcessingUnit,中央處理機（器），是計算機

硬件的核心部件，主要由運算器和控制器組成。

PC：ProgramCounter,程序計數(shù)器，其功能是存放當前欲執(zhí)行

指令的地址，并可自動計數(shù)形成下一條指令地址。

IR：InstructionRegister,指令寄存器，其功能是存放當前

正在執(zhí)行的指令。

CU：ControlUnit,控制單元（部件）,為控制器的核心部件，

其功能是產(chǎn)生微操作命令序列。

ALU；ArithmeticLogicUnit,算術(shù)邏輯運算單元，為運算器

的核心部件，其功能是進行算術(shù)、邏輯運算。

ACC：Accumulator,累加器，是運算器中既能存放運算前的操

作數(shù)，又能存放運算結(jié)果的寄存器。

MQ：Multiplier-QuotientRegister,乘商寄存器，乘法運算

時存放乘數(shù)、除法時存放商的寄存器。

X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表

示操作數(shù)寄存器，即運算器中工作寄存器之一，用來存放操作數(shù)；

MAR：MemoryAddressRegister,存儲器地址寄存器，在主存

中用來存放欲訪問的存儲單元的地址。

MDR：MemoryDataRegister,存儲器數(shù)據(jù)緩沖寄存器，在主存

中用來存放從某單元讀出、或要寫入某存儲單元的數(shù)據(jù)。

I/O：Input/Outputequipment,輸入/輸出設備，為輸入設備

和輸出設備的總稱，用于計算機內(nèi)部和外界信息的轉(zhuǎn)換與傳送。

MIPS：MillionInstructionPerSecond,每秒執(zhí)行百萬條指

令數(shù)，為計算機運算速度指標的一種計量單位。

9.畫出主機框圖，分別以存數(shù)指令“STAM”和加法指令“ADDM”

(M均為主存地址)為例，在圖中按序標出完成該指令(包括取指令

階段)的信息流程(如一①)。假設主存容量為256M*32位，在指令

字長、存儲字長、機器字長相等的條件下，指出圖中各寄存器的位數(shù)。

解：主機框圖如P13圖1.11所示。

(1)STAM指令：PC-MAR,MAR-MM,MM-MDR,MDR-IR,

OP(IR)-CU,Ad(IR)fMAR,ACC-MDR,MAR

-MM,WR

(2)ADDM指令：PC-MAR,MAR-MM,MM—MDR,MDR-IR,

OP(IR)fCU,Ad(IR)-MAR,RD,MM-MDR,

MDRfX,ADD,ALUfACC,ACC—MDR,WR

假設主存容量256M*32位，在指令字長、存儲字長、機器字長相

等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器

均為28位。

10.指令和數(shù)據(jù)都存于存儲器中，計算機如何區(qū)分它們？

解：計算機區(qū)分指令和數(shù)據(jù)有以下2種方法：

?通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取

指微程序）取出的為指令，在執(zhí)行指令階段（或相應微程序）取出的

即為數(shù)據(jù)。

?通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令,

由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)。

第2章計算機的發(fā)展及應用

1.通常計算機的更新?lián)Q代以什么為依據(jù)？

答：P22

主要以組成計算機基本電路的元器件為依據(jù)，如電子管、晶體管、

集成電路等。

2.舉例說明專用計算機和通用計算機的區(qū)別。

答：按照計算機的效率、速度、價格和運行的經(jīng)濟性和實用性可以將

計算機劃分為通用計算機和專用計算機。通用計算機適應性強，但犧

牲了效率、速度和經(jīng)濟性，而專用計算機是最有效、最經(jīng)濟和最快的

計算機，但適應性很差。例如個人電腦和計算器。

第3章系統(tǒng)總線

1.什么是總線？總線傳輸有何特點？為了減輕總線負載，總線上的

部件應具備什么特點？

答：P41.總線是多個部件共享的傳輸部件。

總線傳輸?shù)奶攸c是：某一時刻只能有一路信息在總線上傳輸，即

分時使用。

為了減輕總線負載，總線上的部件應通過三態(tài)驅(qū)動緩沖電路與總

線連通。

4.為什么要設置總線判優(yōu)控制？常見的集中式總線控制有幾種？各

有何特點？哪種方式響應時間最快？哪種方式對電路故障最敏感？

答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題;

常見的集中式總線控制有三種：鏈式查詢、計數(shù)器定時查詢、獨

立請求；

特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感;

計數(shù)器定時查詢方式優(yōu)先級設置較靈活，對故障不敏感，連線及控制

過程較復雜；獨立請求方式速度最快，但硬件器件用量大，連線多，

成本較高。

5.解釋下列概念：總線寬度、總線帶寬、總線復用、總線的主設備

（或主模塊）、總線的從設備（或從模塊）、總線的傳輸周期和總線的

通信控制。

答：P46O

總線寬度：通常指數(shù)據(jù)總線的根數(shù)；

總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的

位數(shù)；

總線復用：指同一條信號線可以分時傳輸不同的信號。

總線的主設備（主模塊）：指一次總線傳輸期間，擁有總線控制

權(quán)的設備（模塊）；

總線的從設備（從模塊）：指一次總線傳輸期間，配合主設備完

成數(shù)據(jù)傳輸?shù)脑O備（模塊），它只能被動接受主設備發(fā)來的命令;

總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；

總線的通信控制：指總線傳送過程中雙方的時間配合方式。

6.試比較同步通信和異步通信。

答：同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差,

當系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合

于速度差別不大的場合。

異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應答方式進

行聯(lián)系，控制方式較同步復雜，靈活性高，當系統(tǒng)中各部件工作速度

差異較大時，有利于提高總線工作效率。

8.為什么說半同步通信同時保留了同步通信和異步通信的特點？

答：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通

信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。

10.為什么要設置總線標準？你知道目前流行的總線標準有哪些？

什么叫plugandplay?哪些總線有這一特點？

答：總線標準的設置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題;

目前流行的總線標準有：ISA、EISA、PCI等；

plugandplay：即插即用,EISA、PCI等具有此功能。

11.畫一個具有雙向傳輸功能的總線邏輯圖。

答:在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。

a(>—t-----1,-b(>

4^---------

ai—■—￡>----------r—bi

L-------------

an—^—―-T>----------r—K

4^—

a至bb室a

12.設數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74

系列芯片，完成下列邏輯設計：

(1)設計一個電路，在同一時間實現(xiàn)D-A、D-B和DfC寄存器間

的傳送；

(2)設計一個電路，實現(xiàn)下列操作：

TO時刻完成Df總線；

T1時刻完成總線一A；

T2時刻完成A一總線；

T3時刻完成總線fB。

解：(1)由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus,由cp

脈沖同時將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時間

關(guān)系如圖(1)所示。

圖⑴

(2)三態(tài)門1受T0+T1控制，以確保TO時刻Df總線，以及

T1時刻總線f接收門IfA。三態(tài)門2受T2+T3控制，以確保T2時

刻A一總線,以及T3時刻總線一接收門2-B。TO、Tl、T2、T3波形

圖如圖(2)所示。

BUSir

圖⑵

3.14設總線的時鐘頻率為8MHz,一個總線周期等于一個時鐘周期。

如果一個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？

解；總線寬度=16位/8=2B總線帶寬=8MHzX2B

=16MB/s

3.15在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz,假設

總線最短傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。

若想提高數(shù)據(jù)傳輸率，可采取什么措施？

解法1：總線寬度=32位/8=4B時鐘周期=1/66MHz=0.015由

總線最短傳輸周期=0.015MX4=0.06a

總線最大數(shù)據(jù)傳輸率=4B/0.06M=66.67MB/S

解法2：總線工作頻率=66MHz/4=16.5MHz總線最大數(shù)據(jù)傳輸

率=16.5MHzX4B=66MB/s

若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時鐘頻率，或減

少總線周期中的時鐘個數(shù)，或增加總線寬度。

3.16在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)

位、1個校驗位、2個終止位。若要求每秒傳送120個字符，試求傳

送的波特率和比特率。

解：一幀=1+8+1+2=12位波特率=120幀/秒X12位=1440

波特

比特率=1440波特X(8/12)=960bps或：比特率=120

幀/秒X8=960bps

第四章

0.靜態(tài)RAM與動態(tài)RAM的區(qū)別

靜態(tài)RAM(SRAM)速度非常快，只要電源存在內(nèi)容就不會自動消失。其

基本存儲電路為6個M0S管組成1位，因此集成度相對較低，功耗也

較大。一般高速緩沖存儲器用它組成。

動態(tài)RAM(DRAM)的內(nèi)容在10-3或10-6秒之后自動消失，因

此必須周期性的在內(nèi)容消失之前進行刷新。由于它的基本存儲電路由

一個晶體管及一個電容組成，因此它的集成度高，成本較低，另外耗

電也少，但它需要一個額外的刷新電路。DRAM運行速度較慢，SRAM

比DRAM要快2~5倍，一般，PC機的標準存儲器都采用DRAM組成。

1.輔助儲存的技術(shù)的指標

(1)記錄密度Dt=l/pDb=fl/nd(min)

(2)儲存容量C=NKS

(3)平均尋址時間Ta=Tsa+Twd

(4)數(shù)據(jù)傳輸率Dv=Db*V

(5)誤碼率

2.Cache的三種映射方式：

(1)直接映射實現(xiàn)簡單，不夠靈活。

(2)全相聯(lián)映射

(3)組相聯(lián)映射

3.存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？

計算機如何管理這些層次？

答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個存

儲層次上。

Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從

整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而

尋址空間和位價卻接近于主存。

主存-輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角

度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主

存。

綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了

速度快、容量大、位價低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存

與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實現(xiàn),即將主存與輔存

的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器,程序員可使用這個比

主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空

間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間

與主存實際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作

對于程序員來說都是透明的。

4.說明存取周期和存取時間的區(qū)別。

解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作

的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復時

間。即：

存取周期=存取時間+恢復時間

5.什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位,存取周

期為200ns,則存儲器的帶寬是多少？

解：存儲器的帶寬指單位時間內(nèi)從存儲器進出信息的最大數(shù)量。

存儲器帶寬=l/200ns義32位=160M位/秒=20MB/秒=5M

字/秒

注意：字長32位，不是16位。(注：lns=l(Ts)

6.某機字長為32位，其存儲容量是64KB,按字編址它的尋址范圍

是多少？若主存以字節(jié)編址,試畫出主存字地址和字節(jié)地址的分配情

況。

解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64K,如按字

編址，其尋址范圍為：

64K/(32/8)=16K

主存字地址和字節(jié)地址的分配情況：(略)。

7.一個容量為16Kx32位的存儲器，其地址線和數(shù)據(jù)線的總和是多

少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1KX4位，2KX8位，4K義4位，16Kxi位，4KX8位，8KX8位

解：地址線和數(shù)據(jù)線的總和=14+32=46根；

選擇不同的芯片時，各需要的片數(shù)為：

1KX4：(16KX32)/(1KX4)=16X8=128片

2KX8：(16KX32)/(2KX8)=8X4=32片

4KX4：(16KX32)/(4KX4)=4X8=32片

16KX1；(16KX32)/(16KX1)=1X32=32片

4KX8：(16KX32)/(4KX8)=4X4=16片

8KX8：(16KX32)/(8KX8)=2X4=8片

9.什么叫刷新？為什么要刷新？說明刷新有幾種方法。

解：刷新：對DRAM定期進行的全部重寫過程；

刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補

充，因此安排了定期刷新操作；

常用的刷新方法有三種：集中式、分散式、異步式。

集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新，

存在CPU訪存死時間。

分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死

時間。

異步式：是集中式和分散式的折衷。

討論：

1、刷新與再生的比較：

共同點：

?動作機制一樣。都是利用DRAM存儲元破壞性讀操作時的重

寫過程實現(xiàn)；

?操作性質(zhì)一樣。都是屬于重寫操作。

區(qū)另Ij:

?解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出

時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。

-操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機進

行的；刷新以最大間隔時間為周期定時重復進行。

?動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀

出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯

片內(nèi)部存儲矩陣的同一行。

?芯片內(nèi)部I/0操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出

數(shù)據(jù)輸出；刷新時由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)

輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操

作混淆，分別叫做再生和刷新。

2、CPU訪存周期與存取周期的區(qū)別：

CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定

是真正的存儲器工作周期；存取周期是存儲器速度指標之一，它反映

了存儲器真正的工作周期時間。

3、分散刷新是在讀寫周期之后插入一個刷新周期，而不是在

讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)

成CPU訪存周期。

4、刷新定時方式有3種而不是2種，一定不要忘了最重要、性

能最好的異步刷新方式。

10.半導體存儲器芯片的譯碼驅(qū)動方式有幾種？

解：半導體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。

線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費

器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為

所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯

碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。

11.一個8KX8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256X256形

式，存取周期為O.lus。試問采用集中刷新、分散刷新和異步刷新

三種方式的刷新間隔各為多少？

解:采用集中刷新方式刷新間隔為:2ms,其中刷新死時間為：256義0.1

口s=25.611s

采用分散刷新方式刷新間隔為：256X0.1U=25.6us

采用異步刷新方式刷新間隔為:2ms

12.畫出用1024X4位的存儲芯片組成一個容量為64KX8位的存儲

器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共

需多少片存儲芯片。

解：設采用SRAM芯片，貝IJ：

總片數(shù)=（64KX8位）/（1024X4位）=64義2=128片

題意分析：本題設計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級,

因此畫圖時也應分三級畫。首先應確定各級的容量：

頁面容量=總?cè)萘?頁面數(shù)=64KX8/4=16KX8位，4

片16Kx8字串聯(lián)成64Kx8位

組容量=頁面容量/組數(shù)=16Kx8位/16=1KX8位，16

片1KX8位字串聯(lián)成16K義8位

組內(nèi)片數(shù)=組容量/片容量=1KX8位/1KX4位=2片，

兩片1KX4位芯片位并聯(lián)成1KX8位

存儲器邏輯框圖：（略）。

13.設有一個64Kx8位的RAM芯片，試問該芯片共有多少個基本單

元電路（簡稱存儲基元）？欲設計一種具有上述同樣多存儲基元的芯

片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試

確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

解：存儲基元總數(shù)=64Kx8位=512K位=2"位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排

在字向，因為地址位數(shù)和字數(shù)成2的塞的關(guān)系，可較好地壓縮線數(shù)。

解：設地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2aXb=219；

b=2、

若a=19,b=1,總和=19+1=20；

a=18,b=2,總和=18+2=20；

a=17,b=4,總和=17+4=21；

a=16,b=8,總和=16+8=24；

由上可看出：片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)

減1、片位數(shù)均按2的寨變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引

腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18

根，數(shù)據(jù)線=2根。

14.某8位微型機地址碼為18位，若使用4KX4位的RAM芯片組成

模塊板結(jié)構(gòu)的存儲器，試問：

(1)該機所允許的最大主存空間是多少？

(2)若每個模塊板為32Kx8位，共需幾個模塊板？

(3)每個模塊板內(nèi)共有幾片RAM芯片？

(4)共有多少片RAM?

(5)CPU如何選擇各模塊板？

解：(1)該機所允許的最大主存空間是：2環(huán)X8位=256KX8位=

256KB

(2)模塊板總數(shù)=256KX8/32KX8=8塊

(3)板內(nèi)片數(shù)=32Kx8位/4KX4位=8X2=16片

(4)總片數(shù)=16片X8=128片

(5)CPU通過最高3位地址譯碼輸出選擇模板，次高3位地址譯

碼輸出選擇芯片。地址格式分配如下:

模板號（3位）芯片號（3位,片內(nèi)地址（12位）

4.15設CPU共有16根地址線，8根數(shù)據(jù)線，并用而函（低電平有

效）作訪存控制信號，R/W作讀寫命令信號（高電平為讀，低電平

為寫）?，F(xiàn)有下列存儲芯片：ROM（2KX8位，4KX4位，8KX8位），

RAM（1KX4位，2KX8位，4K義8位），及74138譯碼器和其他門電

路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲

芯片的連接圖。要求：

（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程

序區(qū)；

（2）指出選用的存儲芯片類型及數(shù)量；

（3）詳細畫出片選邏輯。

解：（1）地址空間分配圖：

系統(tǒng)程序區(qū)（網(wǎng)14共4處）：OOOOH-OFFFH

用戶程序區(qū)（RAM共12KB）：1000H-FFFFH

（2）選片：ROM：選擇4KX4位芯片2片，位并聯(lián)RAM：選擇

4KX8位芯片3片，字串聯(lián)（RAM1地址范圍為：1000HTFFFH,RAM2地

址范圍為2000H-2FFFH,RAM3地址范圍為：3000H-3FFFH）

（3）各芯片二進制地址分配如下:

A1A1A1A1A1A1AAAAAAAAAA

5432109876543210

R0M10000000000000000

,20000011111111111

RAM10001000000000000

0001111111111111

RAM20010000000000000

0010111111111111

RAM30011000000000000

0011111111111111

CPU和存儲器連接邏輯圖及片選邏輯如下圖(3)所示:

圖(3)

16.CPU假設同上題，現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試

回答：

(1)用74138譯碼器畫出CPU與存儲芯片的連接圖；

(2)寫出每片RAM的地址范圍；

(3)如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為起

始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。

(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭

接到高電平上，將出現(xiàn)什么后果？

解：(1)CPU與存儲器芯片連接邏輯圖：

+5V

(2)地址空間分配圖：

RAMO:OOOOH-1FFFH

RAMl:2000H-3FFFH

RAM2:4000H-5FFFH

RAM3:6000H-7FFFH

RAM4:8000H-9FFFH

RAM5:A000H-BFFFH

RAM6:C000H-DFFFH

RAM7:E000H-FFFFH

（3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為

起始地址的存儲芯片（RAM5）都有與其相同的數(shù)據(jù)，則根本的故障原因

為：該存儲芯片的片選輸入端很可能總是處于低電平。假設芯片與譯

碼器本身都是好的，可能的情況有：

1）該片的-CS端與-WE端錯連或短路；

2）該片的-CS端與CPU的-MREQ端錯連或短路；

3）該片的-CS端與地線錯連或短路。

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出

現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=l的地址空間（奇

數(shù)片），A13-0的另一半地址空間（偶數(shù)片）將永遠訪問不到。若對

A13=0的地址空間（偶數(shù)片）進行訪問，只能錯誤地訪問到A13=l的

對應空間（奇數(shù)片）中去。

17.寫出H00、1101、1110、1111對應的漢明碼。

解：有效信息均為n=4位，假設有效信息用b4b3b2bl表示

校驗位位數(shù)k=3位,（2k>=n+k+l）

設校驗位分別為cl、c2、c3,則漢明碼共4+3=7位，即：

clc2b4c3b3b2bl

校驗位在漢明碼中分別處于第1、2、4位

cl=b4?b3?bl

c2=b4?b2?bl

c3=b3?b2?bl

當有效信息為1100時，c3c2cl=011,漢明碼為lllOlOOo

當有效信息為1101時，c3c2cl=100,漢明碼為OOlllOlo

當有效信息為1110時，c3c2cl=101,漢明碼為lOllllOo

當有效信息為1111時，c3c2cl=010,漢明碼為OllOlllo

18.已知收到的漢明碼（按配偶原則配置）為1100100.1100111.

1100000.1100001,檢查上述代碼是否出錯？第幾位出錯？

解：假設接收到的漢明碼為：cl'c2'b4'c3'b3'b2,bl'

糾錯過程如下：

Pl=cl'十b4'?b3,十bl'

P2=c2'?b4,十b2'十bl'

P3=c3'十b3'十b2'十bl'

如果收到的漢明碼為1100100,則p3P2Pl=011,說明代碼有錯,

第3位（b4’）出錯，有效信息為：1100

如果收到的漢明碼為1100111,則p3P2P1=1H,說明代碼有錯,

第7位（bl'）出錯，有效信息為：0110

如果收到的漢明碼為1100000,則p3P2P1=110,說明代碼有錯,

第6位（b2，）出錯，有效信息為：0010

如果收到的漢明碼為1100001,則p3P2Pl=001,說明代碼有錯,

第1位（cl'）出錯，有效信息為：0001

22.某機字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高

速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說

明。

解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取八

體交叉存取技術(shù)，8體交叉訪問時序如下圖：

1111111

11111111

啟動存儲體0111111

―111111

!?1111

啟動存儲體1?1111

_?1111

??1111

啟動存儲體2-----------1----------------------1-----------1______1-----------1______

?_1111

??1111

啟動存儲體3??-1-----------1______1-----------1______

??11??

??~11??

啟動存儲體??!???

4?????

??___???

???1??

啟動存儲體5????

?_??

??????

啟動存儲體6

??????

??????

啟動存儲體7??????

??????

?????——?

<-----------單體訪存周期——A；

1

18.什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序

訪問的局部性原理？

解：程序運行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程

序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往

往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的

可能性大（大約5:1）0存儲系統(tǒng)中Cache—主存層次采用了程序訪

問的局部性原理。

25.Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache

分開又有什么好處？

答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：

1）可提高外部總線的利用率。因為Cache在CPU芯片內(nèi)，CPU

訪問Cache時不必占用外部總線。

2）Cache不占用外部總線就意味著外部總線可更多地支持I/O

設備與主存的信息傳輸，增強了系統(tǒng)的整體效率。

3）可提高存取速度。因為Cache與CPU之間的數(shù)據(jù)通路大大縮

短,故存取速度得以提高。

將指令Cache和數(shù)據(jù)Cache分開有如下好處：

1）可支持超前控制和流水線控制，有利于這類控制方式下指令

預取操作的完成。

2）指令Cache可用ROM實現(xiàn)，以提高指令存取的可靠性。

3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)

（例32位），也可支持浮點數(shù)據(jù)（如64位）。

補充：

Cache結(jié)構(gòu)改進的第三個措施是分級實現(xiàn)，如二級緩存結(jié)構(gòu)，即

在片內(nèi)Cache（L1）和主存之間再設一個片外Cache（L2）,片外緩存

既可以彌補片內(nèi)緩存容量不夠大的缺點,又可在主存與片內(nèi)緩存間起

到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。

30.一個組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存

包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和

高速存儲器的地址各為幾位？畫出主存地址格式。

解：cache組數(shù)：64/4=16,Cache容量為：64*128=2m字，cache

地址13位

主存共分4096/16=256區(qū)，每區(qū)16塊

主存容量為：4096*128=2"字，主存地址19位，地址格式如下：

主存字塊標記(8位)組地址(4位)字塊內(nèi)地址(7位)

32.設某機主存容量為4MB,Cache容量為16KB,每字塊有8

個字，每字32位，設計一個四路組相聯(lián)映象(即Cache每組內(nèi)共

有4個字塊)的Cache組織，要求：

(1)畫出主存地址字段中各段的位數(shù)；

(2)設Cache的初態(tài)為空，CPU依次從主存第0、1、2……99

號單元讀出100個字(主存一次讀出一個字)，并重復按此次序讀8

次，問命中率是多少？

(3)若Cache的速度是主存的6倍，試問有Cache和無Cache

相比，速度提高多少倍？

答：

(1)由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：

87232

(2)由于題意中給出的字地址是連續(xù)的，故(1)中地址格式的最

低2位不參加字的讀出操作。當主存讀0號字單元時，將主存0號

字塊(0~7)調(diào)入Cache(0組x號塊)，主存讀8號字單元時，

將1號塊(8~15)調(diào)入Cache(1組x號塊)……主存讀96

號單元時，將12號塊(96~103)調(diào)入Cache(12組x號塊)。

?共需調(diào)100/813次,就把主存中的100個數(shù)調(diào)入Cache。

除讀第1遍時CPU需訪問主存13次外，以后重復讀時不需再訪問

主存。則在800個讀操作中：

訪Cache次數(shù)=(100-13)+700=787

?0.98?Cache命中率=787/80098%

(3)設無Cache時訪主存需時800T(T為主存周期)，加入Cache

后需時：

(131.167+13)T?T/6+13Tx787

144.167T?

5.55倍測：800T/144.167T

有Cache和無Cache相比，速度提高4.55倍左右。

38.磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內(nèi)徑22厘米,

外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400

位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：

(1)共有多少存儲面可用？

(2)共有多少柱面？

(3)盤組總存儲容量是多少？

(4)數(shù)據(jù)傳輸率是多少？

解：

(1)若去掉兩個保護面，則共有:

6x2-2=10個存儲面可用；

(2)有效存儲區(qū)域

=(33-22)/2=5.5cm

柱面數(shù)=40道/cmx5.5=220道

=九(3)內(nèi)層道周長=2269.08cm

道容量=400位/cmx69.08cm

=3454B

面容量=3454Bx220道

=759,880B

盤組總?cè)萘?759,880Bx10面

=7,598,800B

(4)轉(zhuǎn)速=2400轉(zhuǎn)/60秒

=40轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454Bx40轉(zhuǎn)/秒

=138,160B/S

注意：

1)計算盤組容量時一般應去掉上、下保護面；

的精度選取不同將引起答案不同，一般取兩位小數(shù)；兀2)

盤組總磁道數(shù)"一個盤面上的磁道數(shù))￡3)柱面數(shù)

4)數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；

5)數(shù)據(jù)傳輸率的單位時間是秒，不是分。

4.39某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米

5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mll1,共有275

道，求：

(1)磁盤存儲器的存儲容量；

(2)最高位密度(最小磁道的位密度)和最低位密度；

(3)磁盤數(shù)據(jù)傳輸率；

(4)平均等待時間。

解：(1)存儲容量=275道X12288B/道X4面=13516800B

(2)最高位密度=12288B/2307iQ17B/mmQ136位/mm(向下

取整)

最大磁道直徑二230mm+275道/5道X2=230mm+110mm=

340mm

最低位密度=12288B/340K^1lB/mm^92位/mm(向

下取整)

(3)磁盤數(shù)據(jù)傳輸率=12288BX3000轉(zhuǎn)/分=12288BX50

轉(zhuǎn)/秒=614400B/S

(4)平均等待時間=1/50/2=10ms

討論：1、本題給出的道容量單位為字節(jié)，因此算出的存儲容量單位

也是字節(jié)，而不是位；

2、由此算出的位密度單位最終應轉(zhuǎn)換成bpm(位/毫米);

3、平均等待時間是磁盤轉(zhuǎn)半圈的時間，與容量無關(guān)。

4.41設有效信息為110,試用生成多項式G(x)=11011將其編成循

環(huán)冗余校驗碼。

解：編碼過程如下：

M(x)=110n=3

G(x)=11011k+1=5k=4

M(x)?x4=1100000

M(x)?x4/G(x)=1100000/11011=100+1100/11011

R(x)=1100

M(x)?x4+R(x)=1100000+1100=1101100=CRC碼

(7,3)碼

注：此題的G(x)選得不太好，當最高位和最低位出錯時，

余數(shù)相同，均為0001。此時只能檢錯，無法糾錯

第五章

1.1/0有哪些編址方式？各有何特點？

解:常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O

獨立編址；

特點：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元

地址完全一樣的格式，I/O設備和主存占用同一個地址空間，CPU

可像訪問主存一樣訪問I/0設備，不需要安排專門的I/0指令。

I/0獨立編址方式時機器為I/0設備專門安排一套完全不同于

主存地址格式的地址編碼，此時I/0地址與主存地址是兩個獨立的

空間，CPU需要通過專門的I/0指令來訪問I/0地址空間。

討論：I/O編址方式的意義：

I/0編址方式的選擇主要影響到指令系統(tǒng)設計時I/0指令的安

排，因此描述其特點時一定要說明此種I/O編址方式對應的I/O

指令設置情況。

XI/O與內(nèi)存統(tǒng)一編址方式將I/0地址看成是存儲地址的一部

分，占用主存空間；

問題：確切地講，I/0與內(nèi)存統(tǒng)一編址的空間為總線空間，I/0

所占用的是內(nèi)存的擴展空間。

I/0獨立編址方式有明顯的I/0地址標識，X而I/0與內(nèi)存統(tǒng)

一的編址方式?jīng)]有；

問題：無論哪種編址方式，1/0地址都是由相應的指令提供的，

而地址本身并沒有特殊的標識。

2.簡要說明CPU與1/0之間傳遞信息可采用哪幾種聯(lián)絡方式？它

們分別用于什么場合？

答：CPU與1/0之間傳遞信息常采用三種聯(lián)絡方式：直接控

制（立即響應）、同步、異步。適用場合分別為:

直接控制適用于結(jié)構(gòu)極簡單、速度極慢的I/0設備，CPU直接

控制外設處于某種狀態(tài)而無須聯(lián)絡信號。

同步方式采用統(tǒng)一的時標進行聯(lián)絡,適用于CPU與I/0速度差

不大，近距離傳送的場合。

異步方式采用應答機制進行聯(lián)絡,適用于CPU與I/0速度差較

大、遠距離傳送的場合。

討論：注意I/0交換方式、1/0傳送分類方式與I/0聯(lián)絡方式的

區(qū)別：

串行、并行I/0傳送方式常用于描述I/0傳送寬度的類型；

I/0交換方式主要討論傳送過程的控制方法；

I/0聯(lián)絡方式主要解決傳送時CPU與I/0之間如何取得通

信聯(lián)系以建立起操作上的同步配合關(guān)系。

X同步方式適用于CPU與I/0工作速度完全同步的場合。

問題：I/0要達到與CPU工作速度完全同步一般是不可能的。

同步方式的實質(zhì)是“就慢不就快”，如采用同步方式一般CPU達不到

滿負荷工作。

5.3.1/0設備與主機交換信息時，共有哪雞根控制方式？簡述它

們的特點。

(1)程序直接控制方式：也稱查詢方式，采用該方式，數(shù)據(jù)在CPU

和外設間的傳送完全靠計算機程序控制，CPU的操作和外圍設備操

作同步，硬件結(jié)構(gòu)簡單，但由于外部設備動作慢，浪費CPU時間多,

系統(tǒng)效率低。

(2)程序中斷方式：外設備準備就緒后中斷方式豬肚通知CPU,

在CPU相應I/0設備的中斷請求后，在暫?，F(xiàn)行程序的執(zhí)行，轉(zhuǎn)

為I/0設備服務科明顯提高CPU的利用率，在一定程度上實現(xiàn)了

主機和1/0設備的并行工作，但硬件結(jié)構(gòu)負載，服務開銷時間大、

(3)DMA方式與中斷方式一樣，實現(xiàn)了主機和I/O設備的并行

工作，由于DMA方式直接依靠硬件實現(xiàn)貯存與I/0設備之間的數(shù)

據(jù)傳送，傳送期間不需要CPU程序干預，CPU可繼續(xù)執(zhí)行原來的

程序，因此CPU利用率和系統(tǒng)效率比中斷方式更高，但DMA方式

的硬件結(jié)構(gòu)更為復雜。

I/0通道方式、I/0處理機方式。

6.字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何

作用？

解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復刷新；只讀

存儲器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形

點陣信息的作用。

8.某計算機的I/O設備采用異步串行傳送方式傳送字符信息。字

符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗位和一位停止位。

若要求每秒鐘傳送480個字符，那么該設備的數(shù)據(jù)傳送速率為多

少？

解：480x10=4800位/秒=4800波特；

波特——是數(shù)據(jù)傳送速率波特率的單位。

注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)

傳送速率，串行傳送時一般用波特率表示。

兩者的區(qū)別：字符傳送率是數(shù)據(jù)的“純”有效傳送率，不含數(shù)據(jù)格式

信息；波特率是“毛”傳送率，含數(shù)據(jù)格式信息。

10.什么是I/O接口？為什么要設置I/O接口？I/O接口如何分

類？

解：I/O接口一般指CPU和I/O設備間的連接部件；I/O

接口分類方法很多，主要有：

按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；

按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA

接口三種。

5.12結(jié)合程序查詢方式的接口電路，說明其工作過程。

解：程序查詢接口工作過程如下(以輸入為例)：1)CPU發(fā)I/O地址

f地址總線f接口f設備選擇器譯碼f選中，發(fā)SEL信號一開命令接

收門；2)CPU發(fā)啟動命令fD置0,B置1f接口向設備發(fā)啟動命

令一設備開始工作；3)CPU等待，輸入設備讀出數(shù)據(jù)fDBR；4)外

設工作完成，完成信號f接口fB置0,D置1；5)準備就緒信號f

控制總線fCPU；6)輸入：CPU通過輸入指令(IN)將DBR中的數(shù)

據(jù)取走；

若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過

程如下：1)CPU發(fā)I/O地址f地址總線f接口f設備選擇器譯碼f

選中，發(fā)SEL信號f開命令接收門；2）輸出：CPU通過輸出指令（OUT）

將數(shù)據(jù)放入接口DBR中；3）CPU發(fā)啟動命令fD置0,B置1f接

口向設備發(fā)啟動命令f設備開始工作；4）CPU等待，輸出設備將數(shù)

據(jù)從DBR取走；5）外設工作完成，完成信號f接口fB置0,D置

1；6）準備就緒信號-控制總線-CPU,CPU可通過指令再次向接口

DBR輸出數(shù)據(jù)，進行第二次傳送。

13.說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。

解：

中斷向量地址和入口地址的區(qū)別：

向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編

號，中斷入口地址是中斷服務程序首址。

中斷向量地址和入口地址的聯(lián)系：

中斷向量地址可理解為中斷服務程序入口地址指示器（入口地址

的地址），通過它訪存可獲得中斷服務程序入口地址。（兩種方法：

在向量地址所指單元內(nèi)放一條JUM指令；主存中設向量地址表。參

考8.4.3）

討論：

硬件向量法的實質(zhì)：

當響應中斷時，為了更快、更可靠的進入對應的中斷服務程序執(zhí)行,

希望由硬件直接提供中斷服務程序入口地址。但在內(nèi)存地址字較長時

這是不可能的。因此由硬件先提供中斷源編號、再由編號間接地獲得

中斷服務程序入口地址。這種中斷源的編號即向量地址。

由于一臺計算機系統(tǒng)可帶的中斷源數(shù)量很有限，因此向量地址比內(nèi)

存地址短得多，用編碼器類邏輯部件實現(xiàn)很方便。

14.在什么條件下，I/O設備可以向CPU提出中斷請求？

解：I/0設備向CPU提出中斷請求的條件是：I/O接口中的

設備工作完成狀態(tài)為1(D=1),中斷屏蔽碼為0(MASK=O),

且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1(INTR=1)o

15.什么是中斷允許觸發(fā)器？它有何作用？

解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開

關(guān)中斷的作用(即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開

關(guān))。

16.在什么條件和什么時間，CPU可以響應I/0的中斷請求？

解：CPU響應I/0中斷請求的條件和時間是：當中斷允許狀態(tài)

為1(EINT=1),且至少有一個中斷請求被查到，則在一條指令執(zhí)

行完時，響應中斷。

17.某系統(tǒng)對輸入數(shù)據(jù)進行取樣處理，每抽取一個輸入數(shù)據(jù)，CPU

就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲器的緩沖區(qū)中，該中斷處

理需P秒。此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出

進行處理，這個處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中

斷請求？

解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不

是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。

N個數(shù)據(jù)所需的處理時間=PxN+Q秒

平均每個數(shù)據(jù)所需處理時間=(PxN+Q)/N秒；

求倒數(shù)得：

該系統(tǒng)跟蹤到的每秒中斷請求數(shù)=N/(PxN+Q)次。

19.在程序中斷方式中，磁盤申請中斷的優(yōu)先權(quán)高于打印機。當打

印機正在進行打印時，磁盤申請中斷請求。試問是否要將打印機輸出

停下來，等磁盤操作結(jié)束后，打印機輸出才能繼續(xù)進行？為什么？

解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機,

因此應將打印機輸出停下來，等磁盤操作結(jié)束后，打印機輸出才能繼

續(xù)進行。因為打印機的速度比磁盤輸入輸出的速度慢，并且暫停打印

不會造成數(shù)據(jù)丟失。

討論：

x打印機不停，理由有如下幾種：

打印內(nèi)容已存入打印機緩存；X

問題：1)如果打印機無緩存呢？

2)如果打印機有緩存，還需要用程序中斷方式交換嗎？(應

用DMA）

由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時不會響應磁盤中斷。

X

問題：打印中斷處理程序=打印指令？

采用字節(jié)交叉?zhèn)魉头绞剑攦烧咄瑫r請求中斷時，先響應盤，再響

應打印機，交叉服務。X

問題：這是程序中斷方式嗎？

由于打印機速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機后，就

去為磁盤服務，而這時打印機可自己慢慢打印。x

問題：停止打印機傳送=停止打印機動作？

我有打印機，感覺上打印機工作是連貫的；x

問題：人的感覺速度=計算機工作速度？

28.CPU對DMA請求和中斷請求的響應時間是否一樣？為什么？

解：CPU對DMA請求和中斷請求的響應時間不一樣，因為

兩種方式的交換速度相差很大，因此CPU必須以更短的時間間隔查

詢并響應DMA請求（一個存取周期末）。

討論：

CPU對DMA的響應是即時的；x

隨時都能響應？

CPU響應DMA的時間更短；x

XDMA比中斷速度高；

短、高或不一樣的具體程度？

x不一樣。因為DMA與CPU共享主存，會出現(xiàn)兩者爭用主存的沖

突，CPU必須將總線讓給DMA接口使用，常用停止CPU訪存、

周期竊取及DMA與CPU交替訪存三種方式有效的分時使用主存；

這種情況僅僅存在于DMA與中斷程序之間嗎？答非所問。

30.DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳

送流程有何不同？畫圖說明。

解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階

段，現(xiàn)行程序是否完全停止訪存。

停止CPU訪存方式的DMA工作流程如下：

現(xiàn)行程序CPUDMACI/O

CPUDMACI/O

BC

D

周期竊取方式的DMA工作流程如下：

現(xiàn)行程序CPUDMACI/O

CPUDMACI/O

BC

D

31.s,試問該外設是否可用