數(shù)字邏輯智慧樹(shù)知到期末考試答案章節(jié)答案2024年山東科技大學(xué)

數(shù)字邏輯智慧樹(shù)知到期末考試答案+章節(jié)答案2024年山東科技大學(xué)

答案:對(duì)

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)OC門(mén)能實(shí)現(xiàn)線與邏輯。（）

答案:對(duì)

答案:對(duì)

答案:對(duì)此邏輯函數(shù)Y1=Σm(2,6,8,9,11,12,14)可能存在著競(jìng)爭(zhēng)-冒險(xiǎn)。（）

答案:對(duì)

答案:對(duì)

答案:錯(cuò)D觸發(fā)器有以下哪幾種功能？（）

答案:保持###置0###置1T觸發(fā)器具有以下哪幾種功能？（）

答案:置0###翻轉(zhuǎn)###置1某機(jī)字長(zhǎng)32位，采用定點(diǎn)整數(shù)(原碼)表示，符號(hào)位為1位，尾數(shù)為31位，則可表示的最小負(fù)整數(shù)為（）

答案:－(231－1)數(shù)字系統(tǒng)中，采用什么可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算？（）

答案:補(bǔ)碼一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則最小值為：（）

答案:－125

答案:全部正確

答案:表達(dá)式1和2全部正確下列數(shù)中最小的數(shù)是：（）

答案:[10010101]補(bǔ)

答案:在機(jī)器數(shù)中，什么碼的零表示形式是惟一的？（）

答案:反碼

答案:可以

答案:

答案:11反碼是（1011101）反，其對(duì)應(yīng)的十進(jìn)制數(shù)是：（）

答案:-34已知X的補(bǔ)碼為10110100，Y的補(bǔ)碼為01101010，則X-Y的補(bǔ)碼為：（）

答案:溢出

答案:一個(gè)八進(jìn)制的數(shù)可以用幾位二進(jìn)制的數(shù)表示？（）

答案:3FPGA是采用（）技術(shù)實(shí)現(xiàn)互聯(lián)的。

答案:SRAM設(shè)任意一個(gè)十進(jìn)制整數(shù)為D，轉(zhuǎn)換成二進(jìn)制數(shù)為B。根據(jù)數(shù)制的概念，下列敘述中正確的是：（）

答案:數(shù)字B的位數(shù)≥數(shù)字D的位數(shù)

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:對(duì)在CMOS電路中，輸入端允許懸空。（）

答案:錯(cuò)

答案:錯(cuò)

答案:對(duì)最簡(jiǎn)電路不一定是最佳電路（）

答案:對(duì)FPGA與CPLD的主要差別在于集成度（）

答案:錯(cuò)試說(shuō)明下列各種門(mén)電路中哪些可以將輸出端并聯(lián)使用（輸入端的狀態(tài)不一定相同）。（）

答案:TTL電路的OC門(mén)###漏極開(kāi)路的CMOS門(mén)###具有推拉式輸出級(jí)的TTL電路

答案:異或門(mén)

答案:十進(jìn)制數(shù)91轉(zhuǎn)換成二進(jìn)制數(shù)是:（）

答案:1011011若最小化狀態(tài)表中有3個(gè)狀態(tài)，狀態(tài)編碼長(zhǎng)度為：（）

答案:2按照數(shù)的進(jìn)位制概念，下列各數(shù)中正確的八進(jìn)制數(shù)是：（）

答案:8707

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:錯(cuò)

答案:錯(cuò)

答案:10將十六進(jìn)制數(shù)4E.C轉(zhuǎn)換成十進(jìn)制數(shù)是:（）

答案:78.75已知[x]補(bǔ)=10110111，[y]補(bǔ)=01001010，則[x－y]補(bǔ)的結(jié)果是：（）

答案:01101010

答案:1111000表示一個(gè)兩位十六進(jìn)制數(shù)至少需要幾位十進(jìn)制數(shù)？（）

答案:3

答案:與十進(jìn)制數(shù)118對(duì)應(yīng)的十六進(jìn)制數(shù)為:（）

答案:76

答案:模為5的加1計(jì)數(shù)器一個(gè)字長(zhǎng)為7位的無(wú)符號(hào)二進(jìn)制整數(shù)能表示的十進(jìn)制數(shù)值范圍是:（）

答案:0～127

答案:對(duì)

答案:錯(cuò)

答案:圖（c）###圖（a）###圖（d）

答案:-21轉(zhuǎn)化為反碼為：（）

答案:11101010下列兩個(gè)二進(jìn)制數(shù)進(jìn)行算術(shù)加運(yùn)算，100001＋111＝（）

答案:101000十進(jìn)制數(shù)-48用補(bǔ)碼表示為：（）

答案:11010000

答案:8位補(bǔ)碼表示的定點(diǎn)整數(shù)的范圍是：（）

答案:-128～+127

答案:對(duì)

答案:錯(cuò)觸發(fā)器可以用來(lái)構(gòu)成時(shí)序電路的存儲(chǔ)部件。（）

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:錯(cuò)TTL與非門(mén)電路的輸入端懸空時(shí)，可看作高電平輸入。（）

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:100、101;###000、001;###110、111;基于硬件描述語(yǔ)言HDL的硬件設(shè)計(jì)主要特點(diǎn)是（）。

答案:自上而下的設(shè)計(jì)方法###IP的使用合嵌入式模塊的應(yīng)用###降低了設(shè)計(jì)難度###主要設(shè)計(jì)文件是用HDL語(yǔ)言編寫(xiě)的源程序時(shí)序邏輯電路的特點(diǎn)是（）

答案:輸出、輸入間有反饋通路###電路輸出與以前狀態(tài)有關(guān)###含有記憶元件

答案:ABC組合為010、011時(shí)，輸出F為1###ABC組合為100、101時(shí)，輸出F為1已知X的補(bǔ)碼為10011000，則它的原碼表示為：（）

答案:11101000

答案:10

答案:加1計(jì)數(shù)，00-＞01-＞10-＞11

答案:下列兩個(gè)二進(jìn)制數(shù)進(jìn)行算術(shù)運(yùn)算，10000-101=（）

答案:01011如果在一個(gè)非零無(wú)符號(hào)二進(jìn)制整數(shù)之后添加一個(gè)0，則此數(shù)的值為原數(shù)的多少倍？（）

答案:2倍表示一位十進(jìn)制數(shù)至少需要幾位二進(jìn)制數(shù)？（）

答案:4二進(jìn)制數(shù)100100等于十進(jìn)制數(shù):（）

答案:36

答案:

答案:4096，采用并行進(jìn)位方式

答案:

答案:模為6-51轉(zhuǎn)化為補(bǔ)碼為：（）

答案:11001101已知A＝（10111110）2，B＝（AE）16，C＝（184）10，關(guān)系成立的不等式是：（）

答案:B＜C＜A

答案:4

答案:JK觸發(fā)器在CP時(shí)鐘脈沖作用下，不能實(shí)現(xiàn)Qn+1=1的輸入信號(hào)是（）。

答案:J＝K＝Qn現(xiàn)代計(jì)算機(jī)中采用二進(jìn)制數(shù)制是因?yàn)槎M(jìn)制數(shù)的優(yōu)點(diǎn)是：（）

答案:物理上容易實(shí)現(xiàn)且簡(jiǎn)單可靠；運(yùn)算規(guī)則簡(jiǎn)單；適合邏輯運(yùn)算。

答案:

答案:2kHz將二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是：（）

答案:按權(quán)展開(kāi)進(jìn)位計(jì)數(shù)制的兩個(gè)基本要素是:（）

答案:基數(shù)和權(quán)一個(gè)四位二進(jìn)制補(bǔ)碼的表示范圍是：（）

答案:-8～7

答案:邏輯函數(shù)表達(dá)式1和2全部正確對(duì)于正數(shù)，其原碼，反碼和補(bǔ)碼是：（）

答案:一致的

答案:

答案:是一個(gè)3位二進(jìn)制（模八）同步加法計(jì)數(shù)器如果X為負(fù)數(shù)，由[x]補(bǔ)求[-x]補(bǔ)是將：（）

答案:[x]補(bǔ)連同符號(hào)位一起各位變反，末位加1若十進(jìn)制數(shù)"-57"在計(jì)算機(jī)內(nèi)表示為11000111，則其表示方式為：（）

答案:補(bǔ)碼以下為MAX+PLUSII的原理圖輸入設(shè)計(jì)流程步驟，1.項(xiàng)目建立2.輸入設(shè)計(jì)項(xiàng)目,存盤(pán)3.項(xiàng)目編譯，時(shí)序仿真4.管腳鎖定，編程下載。正確順序?yàn)?)。

答案:1234任何一個(gè)組合邏輯電路都可以用一個(gè)PAL來(lái)實(shí)現(xiàn)。（）

答案:錯(cuò)VHDL的描述風(fēng)格可歸納為（）。

答案:寄存器傳輸式描述###行為描述###結(jié)構(gòu)描述###數(shù)據(jù)流描述VDHL的程序結(jié)構(gòu)特點(diǎn)具體包括（）？

答案:對(duì)于VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)把VHDL描述設(shè)計(jì)轉(zhuǎn)換成門(mén)級(jí)網(wǎng)表。###VHDL具有更強(qiáng)的行為描述能力決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。###VHDL豐富的仿真語(yǔ)言和庫(kù)函數(shù)，是的在大規(guī)模集成電路設(shè)計(jì)的早期就能查驗(yàn)出設(shè)計(jì)系統(tǒng)的功能可行性，可隨時(shí)對(duì)設(shè)計(jì)進(jìn)行功能仿真、時(shí)序仿真。###VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模集成電路設(shè)計(jì)的分解和對(duì)已有設(shè)計(jì)的再利用功能。一個(gè)相對(duì)完整的VHDL設(shè)計(jì)由庫(kù)、程序包實(shí)體、結(jié)構(gòu)體、配置幾個(gè)部分組成。（）

答案:對(duì)時(shí)序電路的輸出不僅與當(dāng)前的輸入有關(guān)還與上一時(shí)刻的狀態(tài)有關(guān)。（）

答案:對(duì)時(shí)序電路分為同步時(shí)序電路和異步時(shí)序電路。（）

答案:對(duì)J-K觸發(fā)器具有哪些功能：（）

答案:保持###翻轉(zhuǎn)###置0###置1寄存器只能存儲(chǔ)數(shù)據(jù)，不能構(gòu)成計(jì)數(shù)器。（）

答案:錯(cuò)構(gòu)成8位可逆移位寄存器要用幾片74LS194芯片？（）

答案:2片鐘控制觸發(fā)器的觸發(fā)方式分為：（）

答案:高電平觸發(fā)###下降沿觸發(fā)###低電平觸發(fā)###上升沿觸發(fā)構(gòu)成模大于16小于256的計(jì)數(shù)器，要用幾片74161芯片？（）

答案:2片計(jì)數(shù)器分為：（）

答案:減1計(jì)數(shù)器###可逆計(jì)數(shù)器###加1計(jì)數(shù)器

答案:對(duì)

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:對(duì)OC門(mén)工作時(shí)要外加上拉電阻才可以正常工作。（）

答案:對(duì)下列哪種門(mén)電路可以將輸出端直接并聯(lián)使用：（）

答案:OC門(mén)TTL與非門(mén)的懸空端可看作:（）

答案:高電平TTL與非門(mén)可以實(shí)現(xiàn)“線與”功能。（）

答案:錯(cuò)三態(tài)門(mén)的三個(gè)狀態(tài)是:（）

答案:高電平###高阻態(tài)###低電平三極管的三個(gè)工作區(qū)域分別是：飽和區(qū)、截止區(qū)、放大區(qū)。（）

答案:對(duì)

答案:錯(cuò)

答案:

答案:

答案:對(duì)

答案:錯(cuò)常用的BCD碼有：（）

答案:8421碼8421BCD碼是否具有奇