《簡明電工學(xué)》課件第24課-邏輯門電路_第1頁
《簡明電工學(xué)》課件第24課-邏輯門電路_第2頁
《簡明電工學(xué)》課件第24課-邏輯門電路_第3頁
《簡明電工學(xué)》課件第24課-邏輯門電路_第4頁
《簡明電工學(xué)》課件第24課-邏輯門電路_第5頁
已閱讀5頁,還剩22頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

模塊13邏輯門電路模擬信號數(shù)字信號電子電路中的信號模擬信號:在時(shí)間上或數(shù)值上連續(xù)變化的信號。

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等,注重研究的是輸入和輸出信號間的大小及相位關(guān)系。

在模擬電路中,晶體管通常工作在放大區(qū)。數(shù)字信號(也稱脈沖信號):

在時(shí)間上和數(shù)值上都是不連續(xù)變化的,即是一種躍變信號,并且持續(xù)時(shí)間短暫。

處理數(shù)字信號的電路稱為數(shù)字電路,它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。

在數(shù)字電路中,晶體管一般工作在截止區(qū)和飽和區(qū),起開關(guān)的作用。

數(shù)字電路中只有“高電平”(1)與“低電平”(0)兩種離散的情況。(符合計(jì)算機(jī)認(rèn)知)邏輯電路實(shí)現(xiàn)邏輯運(yùn)算

在本書中,用“1”代表真,“0”代表假數(shù)字電路(1、0)輸入與輸出均為二進(jìn)制數(shù)討論邏輯關(guān)系與、或、非邏輯運(yùn)算實(shí)現(xiàn)

邏輯門:與門、或門、非門邏輯函數(shù)真值表一種開關(guān)13.1

基本門電路與復(fù)合門電路數(shù)字電路最基本的邏輯元件

13.1.1基本門電路

設(shè)開關(guān)斷開、燈不亮用邏輯0表示,開關(guān)閉合、燈亮用邏輯1表示。邏輯表達(dá)式

F

=A?B1.與邏輯關(guān)系

與邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時(shí),該事件才發(fā)生。000101110100ABF狀態(tài)表(真值表)FBA000101110100ABF狀態(tài)表0·0=0,0·1=0,1·0=0,1·1=10·A=0,1·A=A,A·A=A有0出0,全1出1國標(biāo)符號國際流行符號與門二極管與門電路+UCC(+5V)RD1D2AB+UCC(+5V)RD1D2ABF2.或邏輯關(guān)系

或邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時(shí),該事件就發(fā)生。邏輯表達(dá)式

F

=A+B000111110110ABF狀態(tài)表B220VA+-BF220VA+-000111110110ABF狀態(tài)表0+0=0,0+1=1,1+0=1,1+1=10+A=A,1+A=1,A+A=A有1出1,全0出0或門3.非邏輯關(guān)系非邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式

F=A狀態(tài)表101AF0+RA220V-+RAF220V-狀態(tài)表101AF0

輸入與輸出相反01非門+UCC-UBBARKRBRCFT+UCC-UBBARKRBRCT

由電子電路實(shí)現(xiàn)邏輯運(yùn)算時(shí),它的輸入和輸出信號都是用電位(或稱電平)的高低表示的。高電平和低電平都不是一個(gè)固定的數(shù)值,而是有一定的變化范圍。

門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。

門電路主要有:與門、或門、非門、與非門、或非門、異或門等。13.1.2

復(fù)合邏輯門100VUCC高電平低電平1.與非門電路有

0出

1

,全

1出

0。與非門邏輯表達(dá)式Y(jié)=A?B

與門

非門

與非邏輯狀態(tài)表&AB1F&AB&AB11&ABF&AB000111100111ABF輸入輸出000001011111100110111AB輸入輸出

或非門2.或非門電路有

1出

0

,全

0出

1。F=A+B邏輯表達(dá)式

或非邏輯狀態(tài)表或或門門AB>1AB>1>1非非門門1F1或或門門AB>1AB>1>1非非門門11F≥≥1AB≥≥1AB000101100101ABF輸入輸出000101100101AB輸入&A例:根據(jù)輸入波形畫出輸出波形ABY1有

0出

0,全

1出

1。有

1出

1,全

0出

0。Y23.與或非門電路F=A?B+C?D邏輯表達(dá)式邏輯符號ABC&1&D>1FABC&11&D>1>1>1>1&&FABCD>1>1&&ABCD

13.2集成邏輯門TTL門電路(74LS)分立元件和集成電路均可構(gòu)成邏輯門。集成門電路CMOS門電路(74HC)CMOS電路優(yōu)點(diǎn)(1)靜態(tài)功耗低(每門只有0.01mW,TTL每門10mW)(2)抗干擾能力強(qiáng)(3)扇出系數(shù)大(4)允許電源電壓范圍寬(3~18V)TTL電路優(yōu)點(diǎn)(1)開關(guān)速度快(2)抗干擾能力強(qiáng)(3)帶負(fù)載能力強(qiáng)74LS20、74LS00引腳排列示意圖

邏輯符號

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意態(tài)三態(tài)輸出與非門電路

三態(tài)輸出與非狀態(tài)表ABEY功能表輸出高阻(2)三態(tài)門&FBA&ENBA控制端高電平有效低電平有效的三態(tài)與非門三態(tài)非門

三態(tài)緩沖門當(dāng)EN=0時(shí),輸出高阻當(dāng)EN=1時(shí),輸出F=A當(dāng)EN=1時(shí),輸出高阻當(dāng)EN=0時(shí),輸出F=A三態(tài)與門當(dāng)EN=0時(shí),輸出高阻當(dāng)EN=1時(shí),輸出F=AB當(dāng)EN=1時(shí),輸出高阻當(dāng)EN=0時(shí),輸出F=AB【專題探討】電路如圖所示,討論E端輸入不同時(shí),該電路的功能【項(xiàng)目應(yīng)用】大作業(yè)在計(jì)算機(jī)系統(tǒng)中,有四個(gè)設(shè)備共用一條總線,同一時(shí)刻總線上只允許有一個(gè)設(shè)備向CPU發(fā)送信息,試采用三態(tài)門完成一位的分時(shí)復(fù)用系統(tǒng)(即同一時(shí)刻在總線上只能輸出某一個(gè)設(shè)備的一位信號,利用三態(tài)門的高阻態(tài)使其它設(shè)備在線路上斷開)三態(tài)門應(yīng)用:可實(shí)現(xiàn)用一條總線分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號。100A1

B1總總線線

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論