數(shù)字電子技術(shù) 知到智慧樹(shù)網(wǎng)課答案

數(shù)字電子技術(shù)-知到答案、智慧樹(shù)答案緒論單元測(cè)試1、問(wèn)題：數(shù)字信號(hào)是指幅度和相位都是離散的信號(hào)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】第一章單元測(cè)試1、問(wèn)題：格雷(循環(huán))碼的特點(diǎn)是()。選項(xiàng)：A:邏輯相鄰B:是一種有權(quán)碼C:反射性D:折疊性答案:【邏輯相鄰;反射性;折疊性】2、問(wèn)題：下列十六進(jìn)制數(shù)中能被4整除的有()。選項(xiàng)：A:34DB:2B8C:F3ED:37C答案:【2B8;37C】3、問(wèn)題：下列代碼中那些屬于BCD碼()。選項(xiàng)：A:8421碼B:2421碼C:余3碼D:余3循環(huán)碼答案:【8421碼;2421碼;余3碼;余3循環(huán)碼】4、問(wèn)題：碼的特點(diǎn)是()。選項(xiàng)：A:是一種有權(quán)碼B:具有邏輯相鄰性C:按二進(jìn)制數(shù)進(jìn)行計(jì)數(shù)時(shí)自動(dòng)解決了進(jìn)位問(wèn)題D:具有奇偶校驗(yàn)特性答案:【是一種有權(quán)碼;按二進(jìn)制數(shù)進(jìn)行計(jì)數(shù)時(shí)自動(dòng)解決了進(jìn)位問(wèn)題】5、問(wèn)題：二進(jìn)制數(shù)對(duì)應(yīng)的十六進(jìn)制數(shù)為()。選項(xiàng)：A:53.3B:6B.6C:6B.3D:73.3答案:【6B.6】6、問(wèn)題：以下數(shù)中最大的數(shù)是()。選項(xiàng)：A:8421BCD碼0.0001B:八進(jìn)制數(shù)0.0001C:十六進(jìn)制數(shù)0.0001D:二進(jìn)制數(shù)0.0001答案:【8421BCD碼0.0001】7、問(wèn)題：將二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是按權(quán)展開(kāi)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】8、問(wèn)題：與十六進(jìn)制數(shù)0.8H等值的十進(jìn)制數(shù)是0.128。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】9、問(wèn)題：下列BCD碼中無(wú)權(quán)碼有()。選項(xiàng)：B:8421BCDC:格雷(循環(huán))碼D:余3BCD答案:【格雷(循環(huán))碼;余3BCD】10、問(wèn)題：下列8421BCD碼中是偶數(shù)的有()。選項(xiàng)：答案:【1】11、問(wèn)題：比十進(jìn)制數(shù)0.1D大的數(shù)是()。選項(xiàng)：A:八進(jìn)制數(shù)0.1OB:8421BCD碼0.0001C:二進(jìn)制數(shù)0.1BD:十六進(jìn)制數(shù)0.1H答案:【八進(jìn)制數(shù)0.1O;二進(jìn)制數(shù)0.1B】12、問(wèn)題：余3BCD碼的特點(diǎn)是()。選項(xiàng)：A:具有邏輯相鄰性B:當(dāng)作二進(jìn)制碼看比等值的8421BCD碼多3C:是一種有權(quán)碼D:按二進(jìn)制進(jìn)行加法時(shí)自動(dòng)解決了進(jìn)位問(wèn)題答案:【當(dāng)作二進(jìn)制碼看比等值的8421BCD碼多3;按二進(jìn)制進(jìn)行加法時(shí)自動(dòng)解決了進(jìn)位問(wèn)題】第二章單元測(cè)試1、問(wèn)題：以下不屬于邏輯代數(shù)運(yùn)算的是()。選項(xiàng)：A:與非、或非、與或非B:加、減、乘、除C:異或、同或D:與、或、非答案:【加、減、乘、除】2、問(wèn)題：n個(gè)變量可構(gòu)成()個(gè)最大項(xiàng)。選項(xiàng)：A:2nB:2的n次方C:nD:2的n次方減1答案:【2的n次方】3、問(wèn)題：正邏輯是指()。選項(xiàng)：A:高電平用1表示，低電平用0表示B:高電平用0表示，低電平用0表示C:高電平用0表示，低電平用1表示D:高電平用1表示，低電平用1表示答案:【高電平用1表示，低電平用0表示】4、問(wèn)題：邏輯代數(shù)包括的三種基本運(yùn)算是()。選項(xiàng)：A:或B:異或C:與D:非答案:【或;與;非】5、問(wèn)題：邏輯函數(shù)的表示形式為唯一的有()。選項(xiàng)：A:卡諾圖B:真值表C:邏輯表達(dá)式D:邏輯圖答案:【卡諾圖;真值表】6、問(wèn)題：使邏輯函數(shù)Y=AB+CD值為1的ABCD取值組合為()。選項(xiàng)：C:0010D:1010答案:【0】7、問(wèn)題：表示一位十進(jìn)制數(shù)至少需要()位二進(jìn)制數(shù)。選項(xiàng)：A:5B:3C:4D:2答案:【4】8、問(wèn)題：異或門(mén)是判斷兩個(gè)輸入信號(hào)是否相同的門(mén)電路，兩輸入狀態(tài)相異則輸出為0。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】9、問(wèn)題：由兩個(gè)開(kāi)關(guān)并聯(lián)起來(lái)控制1只電燈時(shí)，電燈的亮與兩個(gè)開(kāi)關(guān)的閉合的對(duì)應(yīng)關(guān)系屬于“與”的邏輯關(guān)系。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】10、問(wèn)題：邏輯函數(shù)化簡(jiǎn)的常用方法有代數(shù)法(公式法)和圖形法(卡諾圖法)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】11、問(wèn)題：邏輯變量和函數(shù)只有0和1兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】12、問(wèn)題：邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式有最小項(xiàng)表達(dá)式(標(biāo)準(zhǔn)或與式)和最大項(xiàng)表達(dá)式(標(biāo)準(zhǔn)與或式)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】第三章單元測(cè)試1、問(wèn)題：在數(shù)字電路中，晶體三極管主要作為()。選項(xiàng)：A:放大元件B:非線(xiàn)性放大元件C:開(kāi)關(guān)元件D:線(xiàn)性放大元件答案:【開(kāi)關(guān)元件】2、問(wèn)題：兩個(gè)或多個(gè)OC門(mén)的輸出信號(hào)在輸出端直接相與的邏輯功能，稱(chēng)為()。選項(xiàng)：A:或與B:與或C:線(xiàn)與D:與線(xiàn)答案:【線(xiàn)與】3、問(wèn)題：與模擬電路相比，數(shù)字電路具有以下顯著特點(diǎn)()。選項(xiàng)：A:抗干擾能力強(qiáng)B:工作可靠性低C:通用性差D:信息不易于存儲(chǔ)答案:【抗干擾能力強(qiáng)】4、問(wèn)題：TTL與非門(mén)的多余輸入端可以接高電平VCC。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】5、問(wèn)題：74LS08是雙4輸入與門(mén)。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】6、問(wèn)題：CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】7、問(wèn)題：三態(tài)門(mén)的輸出狀態(tài)不包括()。選項(xiàng)：A:低阻狀態(tài)B:高阻狀態(tài)C:低電平D:高電平答案:【低阻狀態(tài)】8、問(wèn)題：數(shù)字集成電路按制造工藝中除了雙極型外，還有()。選項(xiàng)：A:單極型B:PMOSC:NMOSD:CMOS答案:【單極型】9、問(wèn)題：TTL集成電路的多余輸入端懸空，相當(dāng)于()。選項(xiàng)：A:高阻態(tài)B:接高電平C:接低電平D:低阻態(tài)答案:【接高電平】10、問(wèn)題：將或非門(mén)的多個(gè)輸入端并接輸入X信號(hào)時(shí)，輸出端Y總是輸出()。選項(xiàng)：A:XB:0C:X的反D:1答案:【X的反】第四章單元測(cè)試1、問(wèn)題：下列電路中，屬于組合邏輯電路的有()。選項(xiàng)：A:寄存器B:數(shù)據(jù)選擇器C:編碼器D:觸發(fā)器答案:【數(shù)據(jù)選擇器;編碼器】2、問(wèn)題：組合邏輯電路的特點(diǎn)有()。選項(xiàng)：A:具有“記憶”功能B:不具有“記憶”功能C:任何時(shí)刻的輸出，與當(dāng)時(shí)的輸入狀態(tài)組合及電路過(guò)去的狀態(tài)有關(guān)D:任何時(shí)刻的輸出，僅與當(dāng)時(shí)的輸入狀態(tài)組合有關(guān)，與電路過(guò)去的狀態(tài)無(wú)關(guān)答案:【不具有“記憶”功能;任何時(shí)刻的輸出，僅與當(dāng)時(shí)的輸入狀態(tài)組合有關(guān)，與電路過(guò)去的狀態(tài)無(wú)關(guān)】3、問(wèn)題：對(duì)用門(mén)電路組成的組合電路進(jìn)行分析可能進(jìn)行的步驟有()。選項(xiàng)：A:對(duì)各輸出函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)與轉(zhuǎn)換B:從真值表分析出相應(yīng)的邏輯功能C:從輸入出發(fā)逐級(jí)寫(xiě)出各門(mén)電路的輸出表達(dá)式直至寫(xiě)出邏輯函數(shù)的表達(dá)式D:列出各邏輯函數(shù)的真值表答案:【對(duì)各輸出函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)與轉(zhuǎn)換;從真值表分析出相應(yīng)的邏輯功能;從輸入出發(fā)逐級(jí)寫(xiě)出各門(mén)電路的輸出表達(dá)式直至寫(xiě)出邏輯函數(shù)的表達(dá)式;列出各邏輯函數(shù)的真值表】4、問(wèn)題：組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是()。選項(xiàng)：A:不含存儲(chǔ)單元B:不含反饋電路C:只含有門(mén)電路D:可以有觸發(fā)器答案:【不含存儲(chǔ)單元;不含反饋電路;只含有門(mén)電路】5、問(wèn)題：在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有()信號(hào)。選項(xiàng)：A:16個(gè)B:8個(gè)C:4個(gè)D:2個(gè)答案:【16個(gè)】6、問(wèn)題：能完成兩個(gè)1位二進(jìn)制數(shù)相加并考慮到低位來(lái)的進(jìn)位的器件稱(chēng)為()。選項(xiàng)：A:半加器B:譯碼器C:全加器D:編碼器答案:【全加器】7、問(wèn)題：能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱(chēng)為()。選項(xiàng)：A:計(jì)數(shù)器B:觸發(fā)器C:譯碼器D:數(shù)據(jù)選擇器答案:【數(shù)據(jù)選擇器】8、問(wèn)題：74LS151屬于()數(shù)據(jù)選擇器。選項(xiàng)：A:8選1B:16選1C:2選1D:4選1答案:【8選1】9、問(wèn)題：二-十進(jìn)制編碼器是指()。選項(xiàng)：A:二進(jìn)制和十進(jìn)制電路B:將二進(jìn)制代碼轉(zhuǎn)換成0～9個(gè)數(shù)字C:十進(jìn)制電路D:將0～9個(gè)數(shù)字轉(zhuǎn)換成二進(jìn)制代碼的電路答案:【將0～9個(gè)數(shù)字轉(zhuǎn)換成二進(jìn)制代碼的電路】10、問(wèn)題：將1999個(gè)“1”異或起來(lái)得到的結(jié)果為1。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】11、問(wèn)題：3變量輸入譯碼器，其譯碼輸出信號(hào)最多應(yīng)有6個(gè)。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】12、問(wèn)題：一個(gè)二進(jìn)制編碼器若需要對(duì)4個(gè)輸入信號(hào)進(jìn)行編碼，則要采用4位二進(jìn)制代碼。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】第五章單元測(cè)試1、問(wèn)題：對(duì)觸發(fā)器正確的敘述是()。選項(xiàng)：A:不同類(lèi)型的觸發(fā)器可以相互轉(zhuǎn)換B:它是最簡(jiǎn)單的時(shí)序邏輯電路C:它是組合邏輯電路的基本組成單元D:它的Q端反映了它的狀態(tài)答案:【不同類(lèi)型的觸發(fā)器可以相互轉(zhuǎn)換;它是最簡(jiǎn)單的時(shí)序邏輯電路;它的Q端反映了它的狀態(tài)】2、問(wèn)題：JK觸發(fā)器的功能有()。選項(xiàng)：A:計(jì)數(shù)(翻轉(zhuǎn))B:置0C:置1D:保持答案:【計(jì)數(shù)(翻轉(zhuǎn));置0;置1;保持】3、問(wèn)題：按邏輯功能來(lái)劃分，觸發(fā)器可以分為()。選項(xiàng)：A:RS觸發(fā)器B:D觸發(fā)器C:T觸發(fā)器D:JK觸發(fā)器答案:【RS觸發(fā)器;D觸發(fā)器;T觸發(fā)器;JK觸發(fā)器】4、問(wèn)題：觸發(fā)器功能的表示方法有()。選項(xiàng)：A:特性方程B:特性表C:狀態(tài)圖D:時(shí)序圖答案:【特性方程;特性表;狀態(tài)圖;時(shí)序圖】5、問(wèn)題：已知R、S是或非門(mén)構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為()。選項(xiàng)：A:R+S=1B:R+S=0C:RS=1D:RS=0答案:【RS=0】6、問(wèn)題：用8級(jí)觸發(fā)器可以記憶()種不同的狀態(tài)。選項(xiàng)：A:256B:128C:8D:16答案:【256】7、問(wèn)題：下列觸發(fā)器中只有置0和置1功能的是()觸發(fā)器。選項(xiàng)：A:TB:RSC:JKD:D答案:【D】8、問(wèn)題：根據(jù)觸發(fā)方式不同，下列分類(lèi)中錯(cuò)誤的是()。選項(xiàng)：A:主從觸發(fā)器B:邊沿觸發(fā)器C:電平觸發(fā)器D:JK觸發(fā)器答案:【JK觸發(fā)器】9、問(wèn)題：相同功能的觸發(fā)器可以有不同的電路結(jié)構(gòu)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】10、問(wèn)題：主從JK觸發(fā)電路在CP=1時(shí)，主觸發(fā)器的輸出狀態(tài)可以改變多次。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】11、問(wèn)題：基本RS觸發(fā)器的電路一定是由兩個(gè)與非門(mén)交叉連接組成。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】12、問(wèn)題：能記憶一位二值信號(hào)的基本邏輯單元叫觸發(fā)器。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】第六章單元測(cè)試1、問(wèn)題：移位寄存器的主要功能有()。選項(xiàng)：A:檢測(cè)串行信號(hào)B:保存數(shù)據(jù)C:實(shí)現(xiàn)并／串轉(zhuǎn)換和串／并轉(zhuǎn)換D:構(gòu)成移位型計(jì)數(shù)器答案:【保存數(shù)據(jù);實(shí)現(xiàn)并／串轉(zhuǎn)換和串／并轉(zhuǎn)換;構(gòu)成移位型計(jì)數(shù)器】2、問(wèn)題：時(shí)序邏輯電路按觸發(fā)器時(shí)鐘端的連接方式不同可以分為()。選項(xiàng)：A:異步時(shí)序邏輯電路B:自啟動(dòng)時(shí)序邏輯電路C:同步時(shí)序邏輯電路D:非自啟動(dòng)時(shí)序邏輯電路答案:【異步時(shí)序邏輯電路;同步時(shí)序邏輯電路】3、問(wèn)題：時(shí)序邏輯電路的功能表示方法有()。選項(xiàng)：A:邏輯方程B:時(shí)序圖C:狀態(tài)轉(zhuǎn)換圖D:狀態(tài)表答案:【邏輯方程;時(shí)序圖;狀態(tài)轉(zhuǎn)換圖;狀態(tài)表】4、問(wèn)題：時(shí)序邏輯電路的特點(diǎn)是()。選項(xiàng)：A:時(shí)序邏輯電路任何時(shí)刻的輸出狀態(tài)與電路過(guò)去的狀態(tài)有關(guān)B:時(shí)序邏輯電路不具有“記憶”功能C:時(shí)序邏輯電路任何時(shí)刻的輸出狀態(tài)與該電路當(dāng)時(shí)的輸入有關(guān)D:時(shí)序邏輯電路具有“記憶”功能答案:【時(shí)序邏輯電路任何時(shí)刻的輸出狀態(tài)與電路過(guò)去的狀態(tài)有關(guān);時(shí)序邏輯電路任何時(shí)刻的輸出狀態(tài)與該電路當(dāng)時(shí)的輸入有關(guān);時(shí)序邏輯電路具有“記憶”功能】5、問(wèn)題：時(shí)序邏輯電路按觸發(fā)器時(shí)鐘端的連接方式不同可以分為()和異步時(shí)序邏輯電路。選項(xiàng)：A:自啟動(dòng)時(shí)序邏輯電路B:非自啟動(dòng)時(shí)序邏輯電路C:脈沖整形電路D:同步時(shí)序邏輯電路答案:【同步時(shí)序邏輯電路】6、問(wèn)題：在工作速度要求較高時(shí)應(yīng)選用()。選項(xiàng)：A:異步計(jì)數(shù)器B:循環(huán)計(jì)數(shù)器C:可逆計(jì)數(shù)器D:同步計(jì)數(shù)器答案:【同步計(jì)數(shù)器】7、問(wèn)題：下列電路中不屬于時(shí)序電路的是()。選項(xiàng)：A:數(shù)碼寄存器B:譯碼器C:異步計(jì)數(shù)器D:同步計(jì)數(shù)器答案:【譯碼器】8、問(wèn)題：如果一個(gè)寄存器的數(shù)碼是＂同時(shí)輸入，同時(shí)輸出＂，則該寄存器是采用()。選項(xiàng)：A:并行輸入和并行輸出B:并行輸入和串行輸出C:串行輸入和串行輸出D:串行輸入和并行輸出答案:【并行輸入和并行輸出】9、問(wèn)題：由8個(gè)觸發(fā)器構(gòu)成扭環(huán)型計(jì)數(shù)器，它的計(jì)數(shù)狀態(tài)最多為128個(gè)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】100、問(wèn)題：一個(gè)四位8421BCD碼十進(jìn)制加法計(jì)數(shù)器，若初始狀態(tài)為0000，輸入第27個(gè)CP脈沖后，計(jì)數(shù)器狀態(tài)為。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】11、問(wèn)題：一般地說(shuō)，模值相同的同步計(jì)數(shù)器比異步計(jì)數(shù)器的結(jié)構(gòu)復(fù)雜。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】12、問(wèn)題：可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件叫寄存器。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】第七章單元測(cè)試1、問(wèn)題：數(shù)模轉(zhuǎn)換電路是由()構(gòu)成。選項(xiàng)：A:求和電路B:數(shù)碼鎖存器C:電子開(kāi)關(guān)D:電阻網(wǎng)絡(luò)答案:【求和電路;數(shù)碼鎖存器;電子開(kāi)關(guān);電阻網(wǎng)絡(luò)】2、問(wèn)題：A/D轉(zhuǎn)換通常由()步驟組成。選項(xiàng)：A:編碼B:量化C:舍除誤差D:采樣-保持答案:【編碼;量化;采樣-保持】3、問(wèn)題：A/D轉(zhuǎn)換器可分為()類(lèi)型。選項(xiàng)：A:權(quán)電流型A/D轉(zhuǎn)換器B:直接A/D轉(zhuǎn)換器C:權(quán)電阻型A/D轉(zhuǎn)換器D:間接A/D轉(zhuǎn)換器答案:【直接A/D轉(zhuǎn)換器;間接A/D轉(zhuǎn)換器】4、問(wèn)題：能實(shí)現(xiàn)數(shù)／模轉(zhuǎn)換的電路稱(chēng)為()。選項(xiàng)：A:CADB:DACC:CDAD:ADC答案:【DAC】5、問(wèn)題：除了轉(zhuǎn)換精度以外，()為DAC的主要參數(shù)。選項(xiàng)：A:轉(zhuǎn)換速度B:電源電壓C:轉(zhuǎn)換電壓D:光滑程度答案:【轉(zhuǎn)換速度】6、問(wèn)題：在8位D／A轉(zhuǎn)換器中，其分辨率是()。選項(xiàng)：A:1／8B:1／2C:1／256D:1／255答案:【1／255】7、問(wèn)題：在A(yíng)／D轉(zhuǎn)換器電路中，若輸入信號(hào)的最大頻率為10kHz，則取樣脈沖的頻率至少應(yīng)大于()kHz。選項(xiàng)：A:30B:20C:5D:10答案:【20】8、問(wèn)題：8位倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，電阻網(wǎng)絡(luò)中最大最小電阻之比為()。選項(xiàng)：A:8B:256C:128D:2答案:【2】9、問(wèn)題：A/D轉(zhuǎn)換的采樣頻率越大越好。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】10、問(wèn)題：A/D轉(zhuǎn)換是將數(shù)字量轉(zhuǎn)換為模擬量。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【錯(cuò)】121、問(wèn)題：一個(gè)8位D／A轉(zhuǎn)換器，當(dāng)輸入為100000001時(shí)輸出電壓為5V，則輸入為10000000時(shí)，輸出電壓為.51V。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】12、問(wèn)題：權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡(jiǎn)單且便于集成工藝制造，因此被廣泛使用。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】第八章單元測(cè)試1、問(wèn)題：74LS08是四2輸入或門(mén)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】2、問(wèn)題：74LS86是四2輸入異或門(mén)。選項(xiàng)：A:錯(cuò)B:對(duì)答案:【對(duì)】3、問(wèn)題：是上升沿觸發(fā)的雙JK觸發(fā)器。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】4、問(wèn)題：74LS74是下降沿觸發(fā)的雙D觸發(fā)器。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】5、問(wèn)題：74LS20是選項(xiàng)：A:雙4輸入與非門(mén)B:雙4輸入或非門(mén)C:雙4輸入異或門(mén)D:雙4輸入同或門(mén)答案:【雙4輸入與非門(mén)】6、問(wèn)題：74LS151是選項(xiàng)：A:雙8選1數(shù)據(jù)選擇器B:雙4選1數(shù)據(jù)選擇器C:8選1數(shù)據(jù)選擇器D:4選1數(shù)據(jù)選擇器答案:【8選1數(shù)據(jù)選擇器】7、問(wèn)題：74LS153是選項(xiàng)：A:雙4選1數(shù)據(jù)選擇器B:雙8選1數(shù)據(jù)選擇器C:4選1數(shù)據(jù)選擇器D:8選1數(shù)據(jù)選擇器答案:【雙4選1數(shù)據(jù)選擇器】8、問(wèn)題：74LS138是選項(xiàng)：A:4線(xiàn)-2線(xiàn)編碼器B:3線(xiàn)-8線(xiàn)譯碼器C:2線(xiàn)-4線(xiàn)譯碼器D:8線(xiàn)-3線(xiàn)編碼器答案:【3線(xiàn)-8線(xiàn)譯碼器】9、問(wèn)題：下列（）芯片有16引腳。選項(xiàng)：A:74LS153B:74LS20C:74LS151E:74LS74F:74LS86G:74LS138H:74LS08答案:【74LS153;774LS151;74LS138】10、問(wèn)題：下列（）芯片有14引腳。選項(xiàng)：B:74LS20C:74LS153D:74LS74E:74LS08F:74LS86G:74LS151H:74LS138答案:【74LS20;74LS74;774LS08;4LS86】第九章單元測(cè)試1、問(wèn)題：PLD是可編程邏輯器件的簡(jiǎn)稱(chēng)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】2、問(wèn)題：器件由與邏輯陣列、或邏輯陣列和OLMC三部分構(gòu)成。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】3、問(wèn)題：經(jīng)過(guò)一定的編程，專(zhuān)用輸出結(jié)構(gòu)可用作輸入。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】4、問(wèn)題：由于采用了CMOS工藝，EPLD具有很高的噪聲容限。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】5、問(wèn)題：FPGA中，CLB是輸出邏輯模塊的簡(jiǎn)稱(chēng)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】6、問(wèn)題：關(guān)于FPGA的說(shuō)法錯(cuò)誤的是（）。選項(xiàng)：A:斷電后，F(xiàn)PGA的數(shù)據(jù)易丟失。B:相比其它PLD產(chǎn)品，F(xiàn)PGA的集成度最低。C:FPGA的編程數(shù)據(jù)都是存放在EPROM中。D:FPGA中的IOB、CLB和互聯(lián)資源都是可編程的。答案:【相比其它PLD產(chǎn)品，F(xiàn)PGA的集成度最低?！?、問(wèn)題：下列不屬于PLD產(chǎn)品的是（）。選項(xiàng)：A:FPGAB:EPLDC:PLC答案:【PLC】8、問(wèn)題：關(guān)于，下列說(shuō)法正確的是（）。選項(xiàng)：采用雙極型工藝制作。采用的是熔絲編程方式。C:在幾種PLD產(chǎn)品中，的集成度最高。的寄存器輸出結(jié)構(gòu)可以很方便地組成各種時(shí)序邏輯電路。答案:【采用雙極型工藝制作。;采用的是熔絲編程方式。;的寄存器輸出結(jié)構(gòu)可以很方便地組成各種時(shí)序邏輯電路?！?、問(wèn)題：關(guān)于FPGA的說(shuō)法正確的是（）。選項(xiàng)：A:FPGA的大部分引腳都與IOB相連。B:FPGA由若干獨(dú)立的可編程模塊構(gòu)成。C:FPGA最大可能的輸入端數(shù)和輸出端數(shù)要比同等規(guī)模的EPLD多。D:FPGA具有與-或邏輯陣列結(jié)構(gòu)的局限性。答案:【FPGA的大部分引腳都與IOB相連。;FPGA由若干獨(dú)立的可編程模塊構(gòu)成。;FPGA最大可能的輸入端數(shù)和輸出端數(shù)要比同等規(guī)模的EPLD多?！?0、問(wèn)題：關(guān)于可編程邏輯器件的說(shuō)法正確的是（）。選項(xiàng)：A:PLD開(kāi)發(fā)系統(tǒng)中的硬件部分由計(jì)算機(jī)和編程器構(gòu)成。的電路基本結(jié)構(gòu)是與-或邏輯陣列型。C:每次開(kāi)始工作時(shí)，F(xiàn)PGA都要重新裝載編程數(shù)據(jù)。D:在將FPGA的邏輯單元組成復(fù)雜系統(tǒng)時(shí)，不同的信號(hào)傳輸途徑傳輸延遲時(shí)間是確定的。答案:【PLD開(kāi)發(fā)系統(tǒng)中的硬件部分由計(jì)算機(jī)和編程器構(gòu)成。;的電路基本結(jié)構(gòu)是與-或邏輯陣列型。;每次開(kāi)始工作時(shí)，F(xiàn)PGA都要重新裝載編程數(shù)據(jù)。】11、問(wèn)題：是指（）選項(xiàng)：A:可編程邏輯陣列B:可編程陣列邏輯C:通用陣列邏輯D:只讀存儲(chǔ)器答案:【可編程陣列邏輯】12、問(wèn)題：當(dāng)用異步I/O輸出結(jié)構(gòu)的設(shè)計(jì)邏輯電路時(shí)，它們相當(dāng)于（）選項(xiàng)：A:組合邏輯電路B:時(shí)序邏輯電路C:存儲(chǔ)器D:數(shù)模轉(zhuǎn)換器答案:【組合邏輯電路】13、問(wèn)題：全場(chǎng)可編程（與、或陣列皆可編程）的可編程邏輯器件有（）。選項(xiàng)：B:GALC:PROMD:PLA答案:【PLA】14、問(wèn)題：GAL16V8的最多輸入輸出端個(gè)數(shù)為（）選項(xiàng)：A:8輸入8輸出B:10輸入10輸出C:16輸入8輸出D:16輸入1輸出答案:【16輸入8輸出】15、問(wèn)題：RAM的地址碼有8位，行、列地址譯碼器輸入端都為4個(gè)，它們的字線(xiàn)加位線(xiàn)共有（）條。選項(xiàng)：A:8B:16C:32D:256答案:【32】16、問(wèn)題：隨機(jī)存取存儲(chǔ)器具有（）功能。選項(xiàng)：A:讀/寫(xiě)B(tài):無(wú)讀/寫(xiě)C:只讀D:只寫(xiě)答案:【讀/寫(xiě)】17、問(wèn)題：只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（）選項(xiàng)：A:全部改變B:全部為0C:不可預(yù)料D:保持不變答案:【全部為0】18、問(wèn)題：PROM的與陳列（地址譯碼器）是（）選項(xiàng)：A:全譯碼可編程陣列B:全譯碼不可編程陣列C:非全譯碼不可編程陣列D:非全譯碼可編程陣列答案:【全譯碼可編程陣列】19、問(wèn)題：隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（）選項(xiàng)：A:全部改變B:全部為1C:不確定D:保持不變答案:【全部改變】20、問(wèn)題：PROM不僅可以讀，也可以寫(xiě)（編程），則它的功能與RAM相同。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】21、問(wèn)題：的每個(gè)與項(xiàng)都一定是最小項(xiàng)。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】22、問(wèn)題：PLA的與門(mén)陣列是可編程的，或門(mén)陣列是固定的。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】23、問(wèn)題：和GAL都是與陣列可編程、或陣列固定。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】24、問(wèn)題：的輸出電路是固定的，不可編程，所以它的型號(hào)很多。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】25、問(wèn)題：GAL的型號(hào)雖然很少，但卻能取代大多數(shù)芯片。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【錯(cuò)】26、問(wèn)題：一個(gè)無(wú)符號(hào)8位的DAC，其分辨率為（）位。選項(xiàng)：A:1B:4C:8D:10答案:【8】27、問(wèn)題：將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過(guò)程是（）。選項(xiàng)：A:采樣B:保持C:量化D:編碼答案:【采樣】28、問(wèn)題：以下四種轉(zhuǎn)換器中，（）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。選項(xiàng)：A:并聯(lián)比較型B:逐次逼近型C:雙積分型D:施密特觸發(fā)器答案:【并聯(lián)比較型】29、問(wèn)題：D/A轉(zhuǎn)換器的分辨率取決于（）。選項(xiàng)：A:輸入二進(jìn)制的位數(shù)B:輸出模擬電壓的大小C:參考電壓的大小答案:【輸入二進(jìn)制的位數(shù)】30、問(wèn)題：A/D轉(zhuǎn)換器在轉(zhuǎn)換過(guò)程中必然出現(xiàn)量化誤差。選項(xiàng)：A:對(duì)B:錯(cuò)答案:【對(duì)】第十章單元測(cè)試1、問(wèn)題：根據(jù)電路結(jié)構(gòu)的不同，D/A轉(zhuǎn)換器可以分為（）。選項(xiàng)：A:權(quán)電阻網(wǎng)絡(luò)DACB:倒T形電阻網(wǎng)絡(luò)DAC