數(shù)字電子技術（山東聯(lián)盟臨沂大學） 知到智慧樹網(wǎng)課答案

數(shù)字電子技術（山東聯(lián)盟臨沂大學）-知到答案、智慧樹答案第一章單元測試1、問題：數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（）選項：A:錯B:對答案:【對】2、問題：十進制數(shù)（9）10比十六進制數(shù)（9）16小。（）選項：A:錯B:對答案:【錯】3、問題：邏輯變量的取值，１比０大。（）選項：A:對B:錯答案:【錯】4、問題：2019個1連續(xù)異或的結果是1。（）選項：A:錯B:對答案:【對】5、問題：一位十六進制數(shù)可以用多少位二進制數(shù)來表示：（）選項：A:4B:2C:16D:1答案:【4】6、問題：若輸入變量A、B全為1時，輸出F=0，則其輸入與輸出關系是：（）選項：A:與非B:與C:或D:非答案:【與非】7、問題：與模擬電路相比，數(shù)字電路主要的優(yōu)點有：（）選項：A:保密性好B:抗干擾能力強C:容易設計D:通用性強答案:【保密性好;抗干擾能力強;通用性強】8、問題：在何種輸入情況下，“與非”運算的結果是邏輯0。（）選項：A:全部輸入是1B:僅一輸入是0C:全部輸入是0D:任一輸入是0答案:【全部輸入是1】91、問題：電路如圖（a），（b）所示，設開關閉合為、斷開為0；燈亮為1、燈滅為0。燈的狀態(tài)F對開關A、B、C的邏輯函數(shù)表達式分別為：（）。選項：A:B:C:D:答案:【】10、問題：用8421BCD碼表示的十進制數(shù)45，可以寫成：（）選項：C:[01000101]BCDD:75答案:【[01000101]BCD】11、問題：下列四個數(shù)中，最大的數(shù)是：（）選項：A:（10100000）2B:（198）10C:（AF）16D:（001010000010）8421BCD；答案:【（10100000）2】第二章單元測試1、問題：邏輯函數(shù)表達式的化簡結果是唯一的。（）選項：A:錯B:對答案:【錯】2、問題：若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（）選項：A:對B:錯答案:【對】3、問題：約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當作1，也可當作0。（）選項：A:對B:錯答案:【對】4、問題：有冒險必然存在競爭，有競爭就一定引起冒險。（）選項：A:對B:錯答案:【錯】5、問題：在利用卡諾圖進行邏輯表達式化簡時，4個最小項合并成一項時可以消去的變量的個數(shù)是：（）選項：A:4B:2C:3D:1答案:【2】6、問題：L=AB+C的對偶式為：（）選項：A:(A+B)CB:A+BCC:A+B+CD:ABC答案:【(A+B)C】7、問題：下列幾種說法中錯誤的是：（）選項：A:邏輯函數(shù)的卡諾圖是唯一的B:同一個卡諾圖化簡結果可能不是唯一的C:任何邏輯函數(shù)都可以用卡諾圖表示D:卡諾圖中1的個數(shù)和0的個數(shù)相同答案:【卡諾圖中1的個數(shù)和0的個數(shù)相同】8、問題：函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為：（）選項：A:F(A,B,C)=∑m（2，4，6，7）B:F(A,B,C)=∑m（0，2，4）C:F(A,B,C)=∑m（3，5，6，7）D:F(A,B,C)=∑m（0，2，3，4）答案:【F(A,B,C)=∑m（0，2，4）】9、問題：引起組合電路中競爭與險象的原因是：（）選項：A:干擾信號B:邏輯關系錯C:電路時延D:電源不穩(wěn)定答案:【電路時延】10、問題：邏輯函數(shù)Y=ABC+A+B+C的最簡與或形式為：（）選項：A:A+B+CB:1C:已是最簡與或形式D:0答案:【A+B+C】11、問題：下列函數(shù)中，是最小項表達式形式的是:（）。選項：A:B:C:D:答案:【】12、問題：選項：A:B:C:D:答案:【】13、問題：選項：A:B:C:D:答案:【】14、問題：選項：A:B:C:D:答案:【】15、問題：選項：A:B:C:D:答案:【】第三章單元測試1、問題：將二個或二個以上的普通TTL與非門的輸出端直接相連，可實現(xiàn)線與。（）選項：A:錯B:對答案:【錯】2、問題：CMOS門電路的閑置輸入端可以懸空。（）選項：A:錯B:對答案:【錯】3、問題：CMOS或非門與TTL或非門的邏輯功能完全相同。（）選項：A:對B:錯答案:【對】4、問題：當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（）選項：A:錯B:對答案:【對】5、問題：以下電路中常用于總線應用的：（）選項：A:OC門B:TSL傳輸門C:CMOS與非門D:漏極開路門答案:【TSL傳輸門】6、問題：在TTL邏輯門中，為實現(xiàn)“線與”，應選用：（）選項：A:與非門B:OC門C:異或門D:三態(tài)門答案:【OC門】7、問題：可用于總線結構進行分時傳輸?shù)拈T電路是：（）選項：A:OCB:三態(tài)門C:同或門D:異或門答案:【三態(tài)門】8、問題：以下電路中可以實現(xiàn)“線與”功能的有：（）選項：A:三態(tài)輸出門B:漏極開路門C:與非門D:集電極開路門答案:【漏極開路門;集電極開路門】9、問題：三極管作為開關使用時，要提高開關速度，可以：（）選項：A:降低飽和深度B:增加飽和深度C:采用有源泄放回路D:采用抗飽和三極管答案:【降低飽和深度;采用有源泄放回路;采用抗飽和三極管】10、問題：CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是：（）選項：A:電源范圍寬B:低功耗C:抗干擾能力強D:高速度答案:【電源范圍寬;低功耗;抗干擾能力強】11、問題：對于TTL與非門閑置輸入端的處理，可以：（）選項：A:與有用輸入端并聯(lián)B:接電源C:接地D:通過3kΩ電阻接電源答案:【與有用輸入端并聯(lián);接電源;通過3kΩ電阻接電源】12、問題：在正邏輯條件下，如圖所示的邏輯電路為()。選項：A:或門B:非門C:與門D:與非門答案:【與門】13、問題：已知某二變量輸入邏輯門的輸入A、B及輸出Y的波形如圖所示，則可判斷該邏輯門為：()。選項：A:或非門B:與門C:與非門D:異或門答案:【與門】第四章單元測試1、問題：編碼與譯碼是互逆的過程。（）選項：A:錯B:對答案:【對】2、問題：共陽接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。（）選項：A:錯B:對答案:【錯】3、問題：八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（）選項：A:錯B:對答案:【錯】4、問題：十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端的個數(shù)為：（）選項：A:16B:8C:2D:4答案:【4】5、問題：欲對全班43個學生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是：（）選項：A:8B:43C:6D:5答案:【6】6、問題：利用2個74LS138和1個非門，可以擴展得到1個（)線譯碼器。選項：A:無法確定B:3-8C:2-4D:4-16答案:【4-16】7、問題：一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是：（）選項：A:1:10B:4:10C:2:4D:4:6答案:【4:10】8、問題：已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼，)。則輸出Y7～Y0是：（）選項：答案:【】9、問題：與4位串行進位加法器比較，使用超前進位全加器的目的是：（）選項：A:完成4位加法B:完成4位串行加法C:提高運算速度D:完成自動加法進位答案:【提高運算速度】10、問題：如圖所示組合邏輯電路的功能為半加器。（）選項：A:錯B:對答案:【對】11、問題：如圖所示所示組合邏輯電路的功能為：（）選項：A:判斷輸入變量的奇偶性B:實現(xiàn)輸入變量的相減C:實現(xiàn)輸入變量的相加D:判斷輸入變量是否相等答案:【判斷輸入變量是否相等】12、問題：用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)的邏輯圖如圖所示，則邏輯函數(shù)Y=AB+BC+AC。（）選項：A:對B:錯答案:【對】13、問題：如圖所示，圖中Y的最簡與或表達式為：（）選項：A:B:C:D:答案:【】14、問題：選項：A:錯B:對答案:【錯】第五章單元測試1、問題：RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）選項：A:錯B:對答案:【對】2、問題：由兩個TTL或非門構成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。（）選項：A:對B:錯答案:【錯】3、問題：同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）選項：A:錯B:對答案:【對】4、問題：對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉一次。（）選項：A:錯B:對答案:【錯】5、問題：下列觸發(fā)器中沒有約束條件的是：（）選項：A:同步RS觸發(fā)器B:基本RS觸發(fā)器C:邊沿D觸發(fā)器D:主從RS觸發(fā)器答案:【邊沿D觸發(fā)器】6、問題：如果把觸發(fā)器的JK輸入端接到一起，該觸發(fā)器就轉換成（）觸發(fā)器。選項：A:DB:T′C:TD:RS答案:【T】7、問題：同步RS觸發(fā)器的兩個輸入信號RS為00，要使它的輸出從0變成1，它的RS應為：（）選項：B:00C:10D:01答案:【01】8、問題：如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的：（）選項：A:二倍頻B:不變C:二分頻D:四分頻答案:【不變】9、問題：要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為：（）選項：A:00B:無法確定C:01D:10答案:【01】10、問題：邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。（）選項：A:無B:雙C:單D:多答案:【雙】11、問題：如果觸發(fā)器的次態(tài)僅取決于CP（）時輸入信號的狀態(tài)，就可以克服空翻。選項：A:上升（下降）沿B:高電平C:無法確定D:低電平答案:【上升（下降）沿】12、問題：為實現(xiàn)如圖所示的觸發(fā)器邏輯功能轉換，虛線框中應為：()。選項：A:或門B:與門C:非門D:異或門答案:【非門】13、問題：已知某觸發(fā)器的功能表如表所示（A、B為觸發(fā)器的輸入），則其輸出信號的表達式為：()。選項：A:B:C:D:答案:【】第六章單元測試1、問題：時序邏輯電路的特點是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關，與原有狀態(tài)沒有任何的聯(lián)系。（）選項：A:錯B:對答案:【錯】2、問題：異步時序電路的各級觸發(fā)器類型不同。（）選項：A:對B:錯答案:【錯】3、問題：時序電路中一定含有記憶功能的器件。（）選項：A:錯B:對答案:【對】4、問題：把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（）選項：A:錯B:對答案:【錯】5、問題：計數(shù)器的模是指構成計數(shù)器的觸發(fā)器的個數(shù)。（）選項：A:對B:錯答案:【錯】6、問題：同步時序電路具有統(tǒng)一的時鐘CP控制。()選項：A:錯B:對答案:【對】7、問題：同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的最顯著優(yōu)點是：（）選項：A:電路簡單B:觸發(fā)器利用率高C:工作速度快D:不受時鐘CP控制答案:【工作速度快】8、問題：N個觸發(fā)器可以構成能寄存()位二進制數(shù)碼的寄存器。選項：A:N-1B:N+1C:ND:2N答案:【N】9、問題：根據(jù)組成計數(shù)器的各觸發(fā)器狀態(tài)翻轉的時間與CP的關系分類，計數(shù)器可分為哪兩種：（）選項：A:摩爾型和米里型B:同步和異步C:二、十和N進制D:加法、減法及加減可逆答案:【同步和異步】10、問題：四個觸發(fā)器組成的環(huán)行計數(shù)器最多有多少個有效狀態(tài)。（）選項：A:16B:8C:6D:4答案:【4】11、問題：8位移位寄存器，串行輸入時經(jīng)（）個脈沖后，8位數(shù)碼全部移入寄存器中。選項：A:2B:4C:8D:1答案:【8】12、問題：下列電路中，不屬于時序邏輯電路的是：（）選項：A:數(shù)據(jù)選擇器B:計數(shù)器C:移位寄存器D:譯碼器答案:【數(shù)據(jù)選擇器;譯碼器】13、問題：某計數(shù)器的輸出波形如圖所示，該計數(shù)器是：（）選項：A:七進制計數(shù)器B:六進制計數(shù)器C:五進制計數(shù)器D:四進制計數(shù)器答案:【六進制計數(shù)器】14、問題：如圖所示的電路（圖中為上升沿Jk觸發(fā)器），設觸發(fā)器當前狀態(tài)Q3Q2Q1為“100”，則在時鐘作用下，觸發(fā)器下一狀態(tài)（Q3Q2Q1）為：（）選項：B:“100”C:“000”D:“101”答案:【】15、問題：如圖所示的時序邏輯電路的功能為：（）選項：A:六進制加法計數(shù)器B:六進制減法計數(shù)器C:四進制加法計數(shù)器D:四進制減法計數(shù)器答案:【四進制減法計數(shù)器】16、問題：如圖所示時序邏輯電路的功能為同步四進制加法計數(shù)器。（）選項：A:對B:錯答案:【對】17、問題：如圖所示時序邏輯電路的功能為四進制減法計數(shù)器。（）選項：A:對B:錯答案:【錯】18、問題：如圖所示電路的邏輯功能為異步三進制加法計數(shù)器。（設觸發(fā)器的初態(tài)為零）（）選項：A:錯B:對答案:【錯】19、問題：用集成計數(shù)器74HVC161構成的計數(shù)器為八進制加計數(shù)器。（）選項：A:對B:錯答案:【錯】20、問題：用集成計數(shù)器74HVC161構成的計數(shù)器如圖(a)所示，則該計數(shù)器的狀態(tài)轉換圖為(b)。（）選項：A:錯B:對答案:【對】第七章單元測試1、問題：RAM與ROM比較，其缺點是掉電丟失信息。（）選項：A:錯B:對答案:【對】2、問題：存儲器容量的擴展即是位數(shù)和字長的擴展。（）選項：A:對B:錯答案:【錯】3、問題：隨機存取存儲器具有讀/寫功能。（）選項：A:錯B:對答案:【對】4、問題：ROM一般用在需要頻繁讀寫數(shù)據(jù)的場合。（）選項：A:錯B:對答案:【錯】5、問題：FPGA是現(xiàn)場可編程門陣列，屬于低密度可編程器件。（）選項：A:錯B:對答案:【錯】6、問題：隨機存取存儲器RAM中的內容，當電源斷掉后又接通，則存儲器中的內容將：（）選項：A:全部改變B:全部為1C:不確定D:保持不變答案:【不確定】7、問題：要構成容量為4K×8的RAM，需要多少片容量為256×4的RAM？（）選項：A:32B:4C:2D:8答案:【32】8、問題：ROM的存儲容量為1K×8，則地址碼和數(shù)據(jù)線的位數(shù)分別為：（）選項：A:8；10B:10；8C:1；8D:8；1答案:【10；8】9、問題：ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實現(xiàn)：（）選項：A:代碼轉換B:計數(shù)器C:邏輯函數(shù)D:乘法運算答案:【計數(shù)器】10、問題：用1K×4位的DRAM設計4K×8位的存儲器的系統(tǒng)需要的芯片數(shù)是：（）選項：A:32B:16C:4D:8答案:【8】11、問題：如圖所示用ROM實現(xiàn)的邏輯函數(shù)是（）。選項：A:B:C:D:答案:【】第八章單元測試1、問題：單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。（）選項：A:對B:錯答案:【對】2、問題：石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）選項：A:錯B:對答案:【錯】3、問題：多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）選項：A:錯B:對答案:【對】4、問題：施密特觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。（）選項：A:對B:錯答案:【對】5、問題：施密特觸發(fā)器可用于將三角波變換成正弦波。（）選項：A:錯B:對答案:【錯】6、問題：555定時器不僅可以組成多諧振蕩器，而且還可以組成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（）選項：A:對B:錯答案:【對】7、問題：單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于：（）選項：A:電源電壓的數(shù)值B:觸發(fā)脈沖的幅度C:觸發(fā)脈沖的寬度D:電路本身的電容、電阻的參數(shù)答案:【電路本身的電容、電阻的參數(shù)】8、問題：單穩(wěn)態(tài)觸發(fā)器的主要用途是：（）選項：A:整形、鑒幅、定時B:延時、定時、存儲C:整形、延時、鑒幅D:延時、定時、整形答案:【延時、定時、整形】9、問題：為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是：（）選項：A:保持環(huán)境溫度不變B:提高電容、電阻的精度C:提高電源的穩(wěn)定度D:采用石英晶體振蕩器答案:【采用石英晶體振蕩器】10、問題：能將正弦波變成同頻率方波的電路為：（）選項：A:多諧振蕩器B:單穩(wěn)態(tài)觸發(fā)器C:施密特觸發(fā)器D:555定時器答案:【施密特觸發(fā)器】11、問題：用來鑒別脈沖信號幅度時，應采用：（）選項：A:單穩(wěn)態(tài)觸發(fā)器B:多諧振蕩器C:施密特觸發(fā)器D:雙穩(wěn)態(tài)觸發(fā)器答案:【施密特觸發(fā)器】12、問題：555集成定時器構成的施密特觸發(fā)器，當電源電壓為15V時，其回差電壓△UT值為：（）選項：A:2.5VB:5VC:15VD:10V答案:【5V】13、問題：某電路的輸入波形UI和輸出波形UO如圖所示，則該電路為（）。選項：A:單穩(wěn)態(tài)觸發(fā)器B:施密特觸發(fā)器C:JK觸發(fā)器D:反相器答案:【單穩(wěn)態(tài)觸發(fā)器】14、問題：如