數(shù)字電路與系統(tǒng)設(shè)計(jì)(孫萬(wàn)蓉)-第9章+存儲(chǔ)器和可編程邏輯器件1

第九章存儲(chǔ)器和可編程邏輯器件本章主要內(nèi)容半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器存儲(chǔ)器容量的擴(kuò)展可編程邏輯器件現(xiàn)場(chǎng)可編程邏輯陣列(FPLA)

可編程陣列邏輯（PAL）只讀存儲(chǔ)器1.只讀存儲(chǔ)器（ROM）ROM的存儲(chǔ)結(jié)構(gòu)

9.1半導(dǎo)體存儲(chǔ)器存儲(chǔ)容量=字X位字=2nn-地址線數(shù)地址輸入線數(shù)據(jù)輸出線

(位)存儲(chǔ)器容量=32KX8地址線數(shù)=15二極管ROM的結(jié)構(gòu)圖地址數(shù)據(jù)A1A0D3D2D1D0001001010111101110110101W0W1W2W3ROM的數(shù)據(jù)表D3=W0+W2D2=W1+W2+W3D1=W1+W2D0=W0+W1+W3地址數(shù)據(jù)A1A0D3D2D1D0001001010111101110110101W0W1W2W3D3=A1A0+A1A0D2=A1A0+A1A0+A1A0D1=A1A0+A1A0D0=A1A0+A1A0+A1A0只讀存儲(chǔ)器（ROM）陣列圖ROM的陣列框圖ROM的陣列框圖ROM的陣列圖只讀存儲(chǔ)器（ROM）陣列圖D3=A1A0+A1A0D2=A1A0+A1A0+A1A0D1=A1A0+A1A0D0=A1A0+A1A0+A1A0(1)數(shù)據(jù)存儲(chǔ)

(2)存儲(chǔ)函數(shù)、曲線關(guān)系表等

(3)用ROM實(shí)現(xiàn)組合邏輯函數(shù)只讀存儲(chǔ)器（ROM）的應(yīng)用地址數(shù)據(jù)A1A0D3D2D1D0001001010111101110110101W0W1W2W3D3(A1,A0)=∑(0,2)D2(A1,A0)=∑(1,2,3)D1(A1,A0)=∑(1,2)D0(A1,A0)=∑(0,1,3)輸入輸出D3(A1,A0)=∑(0,2)D2(A1,A0)=∑(1,2,3)D1(A1,A0)=∑(1,2)D0(A1,A0)=∑(0,1,3)用ROM實(shí)現(xiàn)組合邏輯函數(shù)地址數(shù)據(jù)A1A0D3D2D1D0001001010111101110110101W0W1W2W3輸入輸出例：用ROM實(shí)現(xiàn)二進(jìn)制碼轉(zhuǎn)換為格雷碼。G3=∑m（8,9,10,11,12,13,14,15）G2=∑m（4,5,6,7,8,9,10,11）G1=∑m（2,3,4,5,10,11,12,13）G0=∑m（1,2,5,6,9,10,13,14）字二進(jìn)制碼格雷碼B3B2B1B0G3G2G1G0W0W1W3W2W4W5W6W7W8W9W10W11W12W13W14W1500000000000010001010001100000011001010001101010111110010111101001111111100011000011101010111101111101001010101101111010011111000二進(jìn)制碼轉(zhuǎn)換為格雷碼的陣列圖邏輯符號(hào)圖G3=∑m（8,9,10,11,12,13,14,15）G2=∑m（4,5,6,7,8,9,10,11）G1=∑m（2,3,4,5,10,11,12,13）G0=∑m（1,2,5,6,9,10,13,14）ROM的分類PROM(programmableread-onlymemory)

—可編程ROM用專門(mén)的編程器寫(xiě)入數(shù)據(jù)一次，一次性使用。

EPROM（erasableprogrammableread-onlymemory）—可察除ROM用編程器寫(xiě)入數(shù)據(jù)，可重復(fù)使用。察除時(shí)用紫外線照射。EEPROM(E2PROM--electricallyerasableprogrammableROM）—電可察除ROM在芯片上有一專用電壓端，當(dāng)給它加上要求的電壓后，就可寫(xiě)入新的數(shù)據(jù)，可重復(fù)使用。2.隨機(jī)存取存儲(chǔ)器（RAM）隨機(jī)存儲(chǔ)器SRAM的基本結(jié)構(gòu)3.存儲(chǔ)器容量的擴(kuò)展(1)位(數(shù)據(jù)位)的擴(kuò)展(2)字(地址數(shù))的擴(kuò)展

9.2可編程邏輯器件1.低密度可編程邏輯器件(PLD)的結(jié)構(gòu)特點(diǎn)內(nèi)部結(jié)構(gòu)圖簡(jiǎn)化陣列圖最簡(jiǎn)陣列圖2.可編程邏輯器件(PLD)的陣列結(jié)構(gòu)圖

PROM的結(jié)構(gòu)特點(diǎn)現(xiàn)場(chǎng)可編程邏輯陣列FPLA結(jié)構(gòu)特點(diǎn)

PAL和GAL結(jié)構(gòu)例：用FPLA實(shí)現(xiàn)下列多輸出函數(shù)?，F(xiàn)場(chǎng)可編程邏輯陣列（FPLA）的應(yīng)用ABCD0001111000011110yABCD0001111000011110wABCD0001111000011110x111111111111111111P1P2P3P1P4P5P6P2P7P8

FPLA實(shí)現(xiàn)陣列圖ABCDwxyP1P2

P8例:用FPLA實(shí)現(xiàn)四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的代碼轉(zhuǎn)換陣列圖。

G3=B3G2=B3B2+B3B2G1=B2B1+B2B1G0=B1B0+B1B0字二進(jìn)制碼格雷碼B3B2B1B0G3G2G1G0W0W1W3W2W4W5W6W7W8W9W10W11W12W13W14W1500000000000010001010001100000011001010001101010111110010111101001111111100011000011101010111101111101001010101101111010011111000FPLA的實(shí)現(xiàn)陣列圖

G3=B3G2=B3B2+B3B2G1=B2B1+B2B1G0=B1B0+B1B0例:分析圖所示時(shí)序邏輯電路。(1)寫(xiě)出激勵(lì)方程J1、K1、J2、K2、次態(tài)方程Q1n+1、Q2n+1和輸出Z；(2)列出該電路的狀態(tài)表、畫(huà)出狀態(tài)圖;(3)指出電路的功能。

FPLA電路的分析J1=K1=1J2=K2=X⊕Q1(1)寫(xiě)激勵(lì)、次態(tài)和輸出函數(shù)XQ2Q1Q2n+1Q1n+1

/Z000111100101/010/000/111/011/100/