實驗報告4-存儲器

PAGEPAGE2實驗_＿四＿＿姓名成績實驗日期任課教師【實驗名稱】存儲器【目的與要求】計數(shù)器寄存器的使用掌握ROM和RAM的工作原理學會對ROM和RAM存取數(shù)據(jù)【實驗內(nèi)容】順序地址修改器74161八D觸發(fā)器74273bROMRAM將74161作為讀ram低4位的地址來用【操作步驟】1、計數(shù)器（順序地址修改器）74161，實際上是一個為可預置的4位二進制同步計數(shù)器計數(shù)器，74161的清除端是異步的。當清除端CLRN為低電平時，不管時鐘端CLK狀態(tài)如何，即可完成清除功能。74161的預置是同步的。當置入控制器LDN為低電平時，在CLOCK上升沿作用下，輸出端QA－QD與數(shù)據(jù)輸入端A－D相一致。對于54/74161，當CLK由低至高跳變或跳變前，如果計數(shù)控制端ENP、ENT為高電平，則LOAD應避免由低至高電平的跳變，而54/74LS161無此種限制。74161的計數(shù)是同步的，靠CLK同時加在四個觸發(fā)器上而實現(xiàn)的。當ENP、ENT均為高電平時，在CLK上升沿作用下QA－QD同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。對于54/74161，只有當CLK為高電平時，ENP、ENT才允許由高至低電平的跳變，而54/74LS161的ENP、ENT跳變與CLK無關。74161有超前進位功能。當計數(shù)溢出時，進位輸出端（RCO）輸出一個高電平脈沖，其寬度為QA的高電平部分。在不外加門電路的情況下，可級聯(lián)成N位同步計數(shù)器。對于54/74LS161，在CLK出現(xiàn)前，即使ENP、ENT、CLRN發(fā)生變化，電路的功能也不受影響。管腳圖：功能表：輸入變量輸出變量說明CLRNLDNENPENTCLKDCBAQDQCQBQARCO0××××××××00000異步置010××↑d3d2d1d0d3d2d1d0CO1CO1=ENT·QD·QC·QB·QA1111↑××××計數(shù)CO2CO2=QD·QC·QB·QA110××××××保持CO3CO3=ENT·QD·QC·QB·QA11×0×××××保持0仿真電路圖如下：仿真結果如下：錄像中是將16個數(shù)順序寫入0-15號單元中，然后第一次讀出0-7號單元的數(shù)，第二次讀出0-15號單元的數(shù)，注意怎樣將數(shù)據(jù)寫入ram中，怎樣將ram中的數(shù)據(jù)讀出，各自需要哪些信號，這些信號什么時候起作用。(W=1時寫，r=1時讀，rabus為讀的地址，wabus為寫的地址，d為寫的內(nèi)容，q為讀的內(nèi)容)5、將74161作為讀ram的地址來使用，這樣就可以使該地址自動加1。所以74161可以作為PC（程序計數(shù)器）來使用。仿真電路如下：仿真結果如下：錄像中是將74161作為讀ram的低4位的地址給出，即74161可自動加1的改變16個ram的地址，錄像中是從0-15，起始地址由74161的A、B、C、D輸入端決定。因為讀取數(shù)據(jù)時要求clk時鐘信號的上升沿到來時ram的