嵌入式系統(tǒng)原理與應(yīng)用 課件 第1、2章 嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)、CPU組成與流水線設(shè)計(jì)

嵌入式系統(tǒng)原理與設(shè)計(jì)第一章嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)第1章0102030405嵌入式系統(tǒng)概述計(jì)算機(jī)系統(tǒng)的組成計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)表示計(jì)算機(jī)系統(tǒng)的性能嵌入式處理器/01嵌入式系統(tǒng)概述嵌入式系統(tǒng)的定義嵌入式系統(tǒng)是嵌入式計(jì)算機(jī)系統(tǒng)的簡稱，是一種“完全嵌入受控器件內(nèi)部，為特定應(yīng)用而設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)”。根據(jù)IEEE（國際電氣和電子工程師協(xié)會(huì)）的定義：嵌入式系統(tǒng)是“用于控制、監(jiān)視或者輔助操作機(jī)器和設(shè)備的裝置”。廣義來說，嵌入式系統(tǒng)是指以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)的特點(diǎn)·嵌入性：嵌入到對象體系中，有對象環(huán)境要求·專用性：軟、硬件按對象要求裁減·計(jì)算機(jī)：實(shí)現(xiàn)對象的智能化功能簡單來說，就是嵌入到對象中的專用計(jì)算機(jī)系統(tǒng)三要素：嵌入、專用、計(jì)算機(jī)嵌入式系統(tǒng)的特點(diǎn):由三要素引出嵌入式系統(tǒng)的特點(diǎn)·生命周期長：更新、換代也是和實(shí)際產(chǎn)品一同進(jìn)行·軟件固化：軟件固化在非易失性存儲(chǔ)介質(zhì)中·有實(shí)時(shí)性要求：在規(guī)定的時(shí)限內(nèi)做出正確的反應(yīng)除了上述核心特點(diǎn)外，嵌入式系統(tǒng)還有以下特點(diǎn)嵌入式系統(tǒng)的發(fā)展趨勢www.islide.cc7·智能化：具有一定的智能處理能力·網(wǎng)絡(luò)化：能夠連上Internet網(wǎng)絡(luò)，通過網(wǎng)絡(luò)開展應(yīng)用·人性化：擁有更好的用戶使用感受或人機(jī)接口嵌入式系統(tǒng)與通用計(jì)算機(jī)系統(tǒng)的比較www.islide.cc81.應(yīng)用為中心2.資源受限3.面向應(yīng)用優(yōu)化4.百花齊放5.更新?lián)Q代慢1.性能為中心2.海量資源3.應(yīng)用未知4.Intel、AMD獨(dú)大5.更新?lián)Q代快總結(jié)：嵌入式系統(tǒng)是應(yīng)用驅(qū)動(dòng)技術(shù)進(jìn)步，通用系統(tǒng)是性能推動(dòng)技術(shù)進(jìn)步。嵌入式系統(tǒng)通用系統(tǒng)/02計(jì)算機(jī)系統(tǒng)的組成硬件系統(tǒng)-抽象模塊馮·諾依曼將計(jì)算機(jī)的硬件系統(tǒng)·控制器·運(yùn)算器·輸入設(shè)備·輸出設(shè)備·存儲(chǔ)器硬件系統(tǒng)-實(shí)際設(shè)備www.islide.cc11CPU（中央處理單元）主板：集運(yùn)算器和控制器于一體內(nèi)存（主存）：內(nèi)存儲(chǔ)器（DDR4SDRAM）硬盤（外存、輔存）：外存儲(chǔ)器（磁介質(zhì)機(jī)械硬盤，SSD）顯示器（液晶屏）：輸出設(shè)備鍵盤、鼠標(biāo)（按鍵）：輸入設(shè)備軟件系統(tǒng)僅僅有硬件系統(tǒng)，計(jì)算機(jī)仍然是無法工作的，就像我們需要大腦指揮四肢進(jìn)行一系列動(dòng)作，才能完成工作。軟件系統(tǒng)就像是整個(gè)計(jì)算機(jī)系統(tǒng)的“大腦”。軟件系統(tǒng)按其功能分為系統(tǒng)軟件和應(yīng)用軟件兩大類·應(yīng)用軟件：是為滿足用戶不同領(lǐng)域、不同問題的應(yīng)用需求而開發(fā)的軟件?！は到y(tǒng)軟件：為實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的管理、調(diào)度、監(jiān)視和服務(wù)等功能而開發(fā)的軟件。計(jì)算機(jī)程序www.islide.cc13高級語言：C、Java、Matlab匯編語言：指令助記符表示機(jī)器語言：二進(jìn)制代碼高級語言可以跨平臺(tái)，匯編語言與機(jī)器語言是針對具體硬件平臺(tái)軟硬件系統(tǒng)關(guān)系硬件是計(jì)算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)，軟件是在硬件的基礎(chǔ)上為有效地使用計(jì)算機(jī)而配置。沒有硬件對軟件的支持，軟件的功能就無從談起；同樣，沒有軟件計(jì)算機(jī)將無法正常運(yùn)行，也就不能發(fā)揮其作用。因此，硬件和軟件是相輔相成、不可分割的整體。嵌入式系統(tǒng)設(shè)計(jì)相關(guān)就業(yè)崗位www.islide.cc15架構(gòu)設(shè)計(jì)工程師硬件設(shè)計(jì)工程師軟件設(shè)計(jì)工程師（應(yīng)用、驅(qū)動(dòng)、系統(tǒng)等）測試工程師產(chǎn)品工程師……需求最大的就是軟件設(shè)計(jì)工程師/03計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)表示數(shù)的r進(jìn)制表示

計(jì)算機(jī)中常用的記數(shù)制二進(jìn)制：只有0和1兩個(gè)數(shù)碼，其記數(shù)特點(diǎn)及進(jìn)位原則為“逢二進(jìn)一”。八進(jìn)制：共有0~7八個(gè)數(shù)碼，其記數(shù)特點(diǎn)及進(jìn)位原則為“逢八進(jìn)一”。十六進(jìn)：共有0~9、A、B、C、D、E、F十六個(gè)數(shù)碼，其記數(shù)特點(diǎn)及進(jìn)位原則為“逢十六進(jìn)一”。原碼、反碼、補(bǔ)碼原碼，反碼，補(bǔ)碼在計(jì)算機(jī)中運(yùn)用最多的數(shù)字表示形式。原碼：是機(jī)器數(shù)中最簡單的一種表示形式，采用1位符號位+n位數(shù)值位的形式。符號位為0表示正數(shù)，為1表示負(fù)數(shù)，數(shù)值位即真值的絕對值。若整數(shù)X用n+1位二進(jìn)制表示，可以表示為：原碼、反碼、補(bǔ)碼反碼：通常用來由原碼求補(bǔ)碼或者由補(bǔ)碼求原碼的中間過渡。二進(jìn)制整數(shù)反碼的定義為：補(bǔ)碼：二進(jìn)制整數(shù)補(bǔ)碼的定義為：例：X=±35的原碼、反碼和補(bǔ)碼（8位表示）www.islide.cc21浮點(diǎn)數(shù)的表示

F=M×rE式中M為尾數(shù)(可正可負(fù))，E為階碼(可正可負(fù))，r是基數(shù)(或基值)。在計(jì)算機(jī)中，基數(shù)可取2、4、8或16等。浮點(diǎn)數(shù)的表示IEEE754規(guī)定了單精度和雙精度兩種基本的浮點(diǎn)格式，以及雙精度擴(kuò)展等多種浮點(diǎn)格式。參數(shù)單精度浮點(diǎn)數(shù)雙精度浮點(diǎn)數(shù)雙精度擴(kuò)展浮點(diǎn)數(shù)浮點(diǎn)數(shù)長度(bit)326480尾數(shù)長度(bit)235264符號位s111指數(shù)E的長度(bit)81115最大指數(shù)Emax+127+1023+16383最小指數(shù)E-min-126-1022-16382指數(shù)偏移量+127+1023+16383可表示的實(shí)數(shù)范圍10-38~10+3810-308~10+30810-4932~10+4932IEEE754標(biāo)準(zhǔn)表示形式如下：S為該浮點(diǎn)數(shù)的符號位，當(dāng)S為0時(shí)表示為正數(shù)，S為1時(shí)為負(fù)數(shù)。E為指數(shù)的階碼，用移碼表示。

為尾數(shù)，共P位，用原碼表示。非數(shù)值數(shù)據(jù)的編碼ASCII碼：目前國際上普遍采用的信息交換標(biāo)準(zhǔn)碼是ASCII碼(美國國家信息交換標(biāo)準(zhǔn)碼)，它包括10個(gè)十進(jìn)制數(shù)碼，26個(gè)英文字母的大小寫和一定數(shù)量的專用符號、控制命令等總共約128個(gè)元素。因此，用二進(jìn)制編碼表示只需要7位。若加上一個(gè)奇(偶)校驗(yàn)位，共8位，剛好可用一個(gè)字節(jié)表示。漢字編碼：為了使?jié)h字信息交換有一個(gè)通用的標(biāo)準(zhǔn)，1981年我國制定推行的GB2312-80國家標(biāo)準(zhǔn)。GB2312-80國標(biāo)字符集構(gòu)成一個(gè)二維平面，分成94行和94列，并將行號稱為區(qū)號，將列號稱為位號。因此，在此字符集中的每一個(gè)漢字或符號對應(yīng)唯一的一個(gè)區(qū)號和位號。非數(shù)值數(shù)據(jù)的編碼漢字編碼碼表示例/04計(jì)算機(jī)系統(tǒng)的性能性能量化指標(biāo)直觀來說，人們在衡量計(jì)算機(jī)的性能時(shí)，更多的考慮的是計(jì)算機(jī)運(yùn)行速度的快與慢。因此，計(jì)算機(jī)的性能與完成一個(gè)任務(wù)所需要的時(shí)間直接相關(guān)。計(jì)算機(jī)的性能與其完成任務(wù)的時(shí)間成反比。因此，計(jì)算機(jī)的性能一般用下面公式來衡量：為方便對計(jì)算機(jī)的性能進(jìn)行評價(jià)，有時(shí)也用計(jì)算機(jī)每秒能執(zhí)行的百萬條指令（MillionInstructionsPerSecond，MIPS）數(shù)量來衡量。性能預(yù)測的摩爾定律集成電路芯片的集成度每18個(gè)月翻一番，即集成電路單位面積的晶圓上可容納的晶體管的數(shù)量約每隔18個(gè)月便會(huì)增加一倍，芯片的性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18個(gè)月翻一倍。摩爾定律非物理定律，僅是一個(gè)技術(shù)發(fā)展趨勢預(yù)測。它正在走向失效，但何時(shí)失效也說不清楚。性能改進(jìn)的Amdahl定律Amdahl定律是20世紀(jì)60年代由Amdahl提出，其內(nèi)容為：系統(tǒng)中對某一部件采用更快執(zhí)行方式所能獲得的系統(tǒng)性能改進(jìn)程度，取決于這種執(zhí)行方式被使用的頻率，或所占總執(zhí)行時(shí)間的比例。系統(tǒng)性能加速比計(jì)算式如下：性能改進(jìn)的Amdahl定律加速比依賴于兩個(gè)因素：可改進(jìn)比例：在改進(jìn)前的系統(tǒng)中，可改進(jìn)部分的執(zhí)行時(shí)間在總的執(zhí)行時(shí)間中所占的比例稱為可改進(jìn)比例。部件加速比：改進(jìn)前所需的執(zhí)行時(shí)間與改進(jìn)后執(zhí)行時(shí)間的比。改進(jìn)后系統(tǒng)的總執(zhí)行時(shí)間可以表示為不可改進(jìn)部分的執(zhí)行時(shí)間與可改進(jìn)部分改進(jìn)后的執(zhí)行時(shí)間的和。進(jìn)一步，改進(jìn)后系統(tǒng)的總執(zhí)行時(shí)間可以表示為：性能改進(jìn)的Amdahl定律根據(jù)上式，可以得到系統(tǒng)的性能加速比為：Amdahl定律揭示了計(jì)算機(jī)系統(tǒng)性能改進(jìn)的兩種局限。（1）部分性能改進(jìn)的遞減局限。即如果僅僅對計(jì)算機(jī)系統(tǒng)的一部分做性能改進(jìn)，則改進(jìn)得越多，所得到的總體性能的提升就越有限。（2）對計(jì)算機(jī)系統(tǒng)進(jìn)行部分性能改進(jìn)，系統(tǒng)加速比存在極限，極限為1/(1-可改進(jìn)比例)。結(jié)論：統(tǒng)的性能改進(jìn)是受系統(tǒng)中不可改進(jìn)部分的比例所限制的。例：

Amdahl的使用www.islide.cc32若計(jì)算機(jī)系統(tǒng)有三個(gè)部件a、b、c可改進(jìn)，它們的部件加速比分別為rea=30，reb=30，rec=20。他們在總執(zhí)行時(shí)間中所占的比例分別是30%、30%、20%。試計(jì)算這三個(gè)部件同時(shí)改進(jìn)后的系統(tǒng)加速比。多個(gè)部件同時(shí)可改進(jìn)的情況下，Amdahl定律可表示為：上述公式里面fe代表可改進(jìn)比例，re代表可改進(jìn)部分的部件加速比。將已知的可改進(jìn)比例和部件加速比代入上式，可得：/04嵌入式處理器嵌入式系統(tǒng)的分類單片機(jī)（SCM）數(shù)字信號處理器（DSP）片上系統(tǒng)（SOC）與SOPC微處理器（MPU）單片機(jī)（SingleChipMicrocomputer，SCM）單片機(jī)芯片內(nèi)部集成ROM/EPROM、RAM、總線邏輯、定時(shí)/計(jì)數(shù)器、看門狗、I/O、串行口、脈寬調(diào)制輸出、A/D、D/A、Flash、EEPROM等各種必要功能和外設(shè)。單片機(jī)（SingleChipMicrocomputer，SCM），顧名思義，就是將整個(gè)計(jì)算機(jī)系統(tǒng)集成到一塊芯片中的單片計(jì)算機(jī)。一般用于系統(tǒng)的控制，故又稱微控制器（MicroControlUnit，EMCU）單片機(jī)（SingleChipMicrocomputer，SCM）按照數(shù)據(jù)處理的寬度，MCU可以分為4位、8位、16位甚至32位的單片機(jī)。一般數(shù)據(jù)處理寬度越低，其數(shù)據(jù)處理能力越弱，越只能進(jìn)行簡單的系統(tǒng)控制。由于SCM主要定位于系統(tǒng)控制和簡單的數(shù)據(jù)處理，其計(jì)算速度慢，處理能力不強(qiáng)，一般在幾個(gè)MIPS左右。因此SCM一般適用于運(yùn)算速度要求不高的控制端，這也是其被稱為MCU的原因。51系列、PIC系列、AVR系列、MSP430系列、STM32系列等。目前，單片機(jī)芯片可以做到自主可控（兆易創(chuàng)新）。中國MCU市場www.islide.cc37微處理器（MicroProcessorUnit，MPU)支持操作系統(tǒng)和實(shí)時(shí)任務(wù)調(diào)度MPU嵌入式微處理器最早由通用計(jì)算機(jī)中的CPU演變而來的，用于復(fù)雜的嵌入式系統(tǒng)開發(fā)中，如智能手機(jī)、車載主機(jī)系統(tǒng)等。典型代表為ARMCortex-A系列處理器數(shù)字信號處理器（DigitalSignalProcessor，DSP）DSP處理器是專門用于信號處理方面的處理器，其在系統(tǒng)結(jié)構(gòu)和指令算法方面進(jìn)行了特殊設(shè)計(jì)，在數(shù)字濾波、FFT、頻譜分析等各種儀器上DSP獲得了大規(guī)模的應(yīng)用。DSP是運(yùn)算密集處理器，一般用在快速執(zhí)行算法，做控制比較困難。為了追求高執(zhí)行效率，不適合運(yùn)行操作系統(tǒng)，核心代碼使用匯編。片上系統(tǒng)（System-on-Chip，SoC）SOC是集成電路（IntegratedCircuit，IC）設(shè)計(jì)的發(fā)展趨勢。采用SoC設(shè)計(jì)技術(shù)，可以大幅度地提高系統(tǒng)的可靠性，減少系統(tǒng)的面積和功耗，降低系統(tǒng)成本，極大地提高系統(tǒng)的性能價(jià)格比。SoC芯片已經(jīng)成為提高移動(dòng)通信、網(wǎng)絡(luò)、信息家電、高速計(jì)算、多媒體應(yīng)用及軍用電子系統(tǒng)性能的核心器件。SOPC：FPGA隨著技術(shù)的發(fā)展，對SoC芯片的擴(kuò)展性需求逐漸上升，一塊SoC芯片通過編程可實(shí)現(xiàn)不同的功能，增加SoC芯片的應(yīng)用范圍。例如，用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上稱作可編程片上系統(tǒng)（System-on-Programmable-Chip，SoPC）?，F(xiàn)場可編程門陣列（Field-ProgrammableGateArray，F(xiàn)PGA）是具有代表性SoPC系統(tǒng)芯片。利用FPGA內(nèi)部集成MPU軟核+專用電路構(gòu)成面向應(yīng)用的處理器芯片。華為麒麟手機(jī)芯片自研之路2004年，成立海思半導(dǎo)體公司2009年，K3V1，首款手機(jī)芯片，2012年：K3V2，40nm制程工藝打造，是全球最小的四核ARMA9架構(gòu)CPU，集成GPU。發(fā)熱嚴(yán)重。2014年：麒麟910和麒麟920。910基于28nm工藝制程打造，首次集成華為自研巴龍710基帶。920升級到8核，還集成了音頻芯片、視頻芯片、集成自研第一款LTECat.6的巴龍720基帶。920獲得市場認(rèn)可，打響了麒麟品牌。2015年：麒麟930和麒麟950。CPU采用A53架構(gòu)，最高主頻可達(dá)2.0GHz，GPU為Mali-T628MP4。麒麟950采用臺(tái)積電16nm制程和A72架構(gòu)，GPU為Mali-T880MP4。第1章嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)42華為麒麟手機(jī)芯片自研之路2016年：麒麟960?；?6nm制程打造，華為Mate9系列首發(fā)。CPU首次配備了A73核心，小核心為A53，組成四大四小的8核組合，GPU為MaliG71MP8。麒麟960的圖形處理性能提升了180%，GPU能效提升了20%，補(bǔ)齊了麒麟芯片GPU性能大幅落后于高通的這塊短板2017年：麒麟970。首款10nm工藝芯片—麒麟970，四核A73+四核A53架構(gòu)，主頻2.4+1.8GHz。麒麟970還有專門的AI硬件處理單元—NPU（NeuralNetworkProcessingUnit，神經(jīng)網(wǎng)絡(luò)處理單元），以支持AI。2018年：麒麟980。使用臺(tái)積電的第一代7nm工藝制程，4*A76+4*A55的八核心設(shè)計(jì)，最高主頻可達(dá)2.6GHz。GPU是Mali-G76MP10，搭載寒武紀(jì)1M的人工智能NPU，繼續(xù)保持在AI性能上的領(lǐng)先。第1章嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)43華為麒麟手機(jī)芯片自研之路2019年：麒麟990。2019年是5G手機(jī)元年，國內(nèi)開始了從4G網(wǎng)絡(luò)向5G網(wǎng)絡(luò)的過渡期。2019年9月6日，華為同時(shí)發(fā)布了麒麟990和麒麟9905G兩款芯片，麒麟990也是華為最后一款4G旗艦芯片。麒麟9905G采用了更先進(jìn)的7nmEUV工藝，且集成了巴龍50005G基帶，CPU為2+2+4架構(gòu)，兩顆2.86GHz的A76大核，兩顆2.36GHz的A76中核，以及四顆1.95GHz的A55小核組合。2020年5月15日后，臺(tái)積電不能代工華為最新麒麟芯片，華為受打壓正式開始，到現(xiàn)在也沒有結(jié)束。2020年：Mate40搭載麒麟9000，采用ARM的Cortex-A78CPU和Cortex-G78GPU架構(gòu)，CPU方面對比上代A77，單核性能提高20%，功耗降低50%。臺(tái)積電5nm工藝制造。到目前為止，麒麟9000賣一塊少一塊，臺(tái)積電無法再生產(chǎn)。第1章嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)44嵌入式系統(tǒng)原理與設(shè)計(jì)第2章CPU組成與流水線設(shè)計(jì)第2章01020304CPU組成CPU性能量化流水線技術(shù)流水線相關(guān)及解決方案05ARM流水線舉例/01CPU組成CPU的基本結(jié)構(gòu)CPU包含控制器和運(yùn)算器控制器是命令發(fā)布的決策機(jī)構(gòu)和源頭，協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作運(yùn)算器是數(shù)據(jù)處理部件，接受控制器的命令而進(jìn)行算數(shù)運(yùn)算和邏輯運(yùn)算CPU的主要寄存器程序計(jì)數(shù)器PC：指向要執(zhí)行的下一條指令的地址指令寄存器IR：用來保存當(dāng)前正在執(zhí)行的指令編碼數(shù)據(jù)緩沖寄存器DR：用來暫時(shí)存放數(shù)據(jù)數(shù)據(jù)地址寄存器AR：用來保存當(dāng)前CPU所訪問的數(shù)據(jù)存儲(chǔ)器單元的地址通用寄存器GR：暫存運(yùn)算器需要的源操作數(shù)和結(jié)果操作數(shù)狀態(tài)字寄存器PSW：用來保存處理器的運(yùn)行狀態(tài)CPU的基本功能指令控制：指令控制是指指令執(zhí)行的次序操作控制：指令執(zhí)行時(shí)確保執(zhí)行部件按照指令的要求完成指令執(zhí)行。時(shí)間控制：指令執(zhí)行時(shí)確保指令各個(gè)操作及整個(gè)執(zhí)行過程在規(guī)定時(shí)限內(nèi)完成。數(shù)據(jù)處理：CPU完成數(shù)據(jù)的算術(shù)或邏輯運(yùn)算，有時(shí)也稱為數(shù)據(jù)加工。/02CPU性能量化CPU性能公式時(shí)鐘周期時(shí)間（ClockCycleTime，CCT）程序執(zhí)行所需要的指令數(shù)（InstructionCount，IC）每條指令執(zhí)行需要的時(shí)鐘周期數(shù)（CPI，CyclesPerInstruction）CPU時(shí)間=IC×CPI×CCTCPU性能公式【例2-1】比較下面兩種CPU執(zhí)行某程序的性能優(yōu)劣。假設(shè)CPU1執(zhí)行該程序需要5百萬條指令，指令的平均CPI為1.2，時(shí)鐘頻率為1GHz；CPU2執(zhí)行該程序需要3百萬條指令，指令的平均CPI為3.0，時(shí)鐘頻率為0.5GHz。根據(jù)CPU性能公式2-1，可以知道兩種CPU的程序執(zhí)行時(shí)間如下：CPU1的時(shí)間T1=5×106×1.2×10-9=6ms；CPU2的時(shí)間T2=3×106×3.0×2×10-9=18ms；因?yàn)門2>T1，故CPU1的性能更好。CPU性能公式【例2-2】比較下面兩種浮動(dòng)指令優(yōu)化方案的性能優(yōu)劣。假設(shè)某CPU的浮點(diǎn)指令的使用頻率為0.2，浮點(diǎn)指令的平均CPI為10；其它指令的使用頻率為0.8，其它指令的平均CPI為1.2。方案1：把所有浮點(diǎn)指令的平均CPI降到8；方案2：把浮點(diǎn)指令FSQRT的CPI降到2，其中FSQRT占浮點(diǎn)指令使用頻率的0.2。CPU性能公式在知道每類指令的使用頻率和CPI后，式2-1可以改寫為：根據(jù)題意，兩種方案在改進(jìn)過程中，指令集未發(fā)生變化，則完成任務(wù)所需要的指令數(shù)IC不會(huì)發(fā)生變化；同時(shí)，也沒有提到時(shí)鐘頻率發(fā)生變化，即CCT也不會(huì)變化。因此，根據(jù)CPU性能公式2-2，可以計(jì)算兩種改進(jìn)方案的CPU時(shí)間，如下：方案1的時(shí)間T1=(0.2×IC×8+0.8×IC×1.2)×CCT=11.2×IC×CCT；方案2的時(shí)間T2=(0.2×0.2×IC×2+0.8×0.2×IC×10+0.8×IC×1.2)×CCT

=11.28×IC×CCT。因?yàn)門2>T1，故方案1的性能更好。CPU性能公式的暗示CCT主要取決于芯片加工工藝及CPU硬件結(jié)構(gòu)，CPI主要取決于CPU硬件結(jié)構(gòu)及指令集架構(gòu)（ISA），IC則主要取決于ISA和編譯技術(shù)【例2-3】比較表2-1所示的基于RISC和CISC的CPU性能優(yōu)劣。表2-1RISC和CISC的運(yùn)算速度CPU性能公式的暗示取表2-1數(shù)據(jù)的均值，根據(jù)公式2-1，可以計(jì)算得到RISC和CISC的CPU性能如下（設(shè)完成相同任務(wù)需要CISCCPU需要的指令數(shù)為IC）：CISC的CPU性能=IC×8.5×19=161.5×ICnsRISC的CPU性能=1.35×IC×1.25*6=10.125×ICnsRISC相對CISC的性能加速比=161.5×IC/(10.125×IC)≈16倍?？梢姡琑ISCCPU的性能遠(yuǎn)高于CISCCPU的性能。實(shí)際上，由表2-1數(shù)據(jù)可以看出，完成相同的任務(wù)，CISC需要的IC少于RISC，這是CISC的優(yōu)勢，但在CPI和CCT上，CISC都處于劣勢。尤其是平均CPI，如果都取均值，CISC的CPI為8.5，RISC的CPI為1.25，RISC領(lǐng)先6.8倍。/03流水線技術(shù)流水線概念【例2-4】假設(shè)某產(chǎn)品的生產(chǎn)需要4道工序，該產(chǎn)品生產(chǎn)車間以前只有1個(gè)工人，只有1套生產(chǎn)該產(chǎn)品的機(jī)器。該工人工作8小時(shí)，可以生產(chǎn)120件產(chǎn)品（即每4分鐘生產(chǎn)1件）。現(xiàn)車間主任希望將該產(chǎn)品的日產(chǎn)量提高到480件，那么他如何能夠?qū)崿F(xiàn)其目標(biāo)呢？方案一：再聘請3名工人，同時(shí)再購買3套生產(chǎn)該產(chǎn)品的機(jī)器。讓4名工人同時(shí)工作8小時(shí)，可以達(dá)到期望的日產(chǎn)量目標(biāo)?？梢钥吹剑@種方案簡單直接，但需要付出購買3套機(jī)器和聘請3名工人的成本。流水線概念方案二：產(chǎn)品生產(chǎn)采用流水線生產(chǎn)方式，將原來的機(jī)器按照4道工序重新進(jìn)行改造組合，將4道生產(chǎn)工序分離開來，使得每道工序的生產(chǎn)時(shí)間一樣，均為1分鐘。同時(shí)車間再聘請3名工人，讓每個(gè)工人負(fù)責(zé)該產(chǎn)品生產(chǎn)的一道工序，每完成一道工序，就將半成品傳給下一道工序的工人，直至生產(chǎn)出完整的產(chǎn)品。采用此種方案后，在不需要購買新設(shè)備，僅聘請3名工人，也能達(dá)到將日產(chǎn)量提高到480件的目標(biāo)。流水線概念【例2-5】假設(shè)指令流水執(zhí)行時(shí)需要3個(gè)階段，第1個(gè)階段是取指令I(lǐng)F，第2個(gè)階段是解析指令I(lǐng)D，第3階段是執(zhí)行指令EX，這三個(gè)階段分別需要的時(shí)間是t1,t2和t3秒；如果不采用流水，則需要的時(shí)間是t1+t2+t3秒。求采用流水線技術(shù)和不采用流水線技術(shù)的指令吞吐率。方案1：不采用流水。由于每執(zhí)行一條指令需要t1+t2+t3秒，則指令吞吐率為1/(t1+t2+t3)。流水線概念方案2：流水執(zhí)行。完成快的部件必須等完成慢的部件，因此，時(shí)鐘周期應(yīng)該為t1,t2和t3中最大的一個(gè)，則指令吞吐率為1/max(t1,t2,t3)?？紤]一種理想情況，這三個(gè)時(shí)間相等，此時(shí)的吞吐率為3/(t1+t2+t3)，為方案1的3倍。流水線分類1、單功能流水線和多功能流水線流水線分類2、靜態(tài)流水線和動(dòng)態(tài)流水線流水線性能分析1.吞吐率吞吐率是衡量流水線性能的重要指標(biāo)，它是指單位時(shí)間內(nèi)流水線所完成的任務(wù)數(shù)，即流水線單位時(shí)間內(nèi)能輸出的結(jié)果。

式中，n表示任務(wù)數(shù)，Tp表示流水執(zhí)行n個(gè)任務(wù)所用的時(shí)間。當(dāng)流水線在連續(xù)流動(dòng)達(dá)到穩(wěn)定以后所得到的吞吐率稱為最大吞吐率。流水線性能分析假設(shè)流水線各功能段執(zhí)行時(shí)間Δt都相等，總共有k個(gè)功能段（這里取k=4）流水線性能分析如圖（a）所示的4段流水線中，其時(shí)空圖如圖（b）所示。流水線性能分析如圖（a）所示的4段流水線中，其時(shí)空圖如圖（b）所示。流水線性能分析(1)將瓶頸功能段繼續(xù)細(xì)分 從式中可以看出，最大吞吐率與實(shí)際吞吐率是由執(zhí)行時(shí)間最長的那個(gè)流水決定。因此，最長流水段就成了整個(gè)流水線的瓶頸。圖中除了流水線中的瓶頸功能段一直處于忙碌狀態(tài)外，其他功能段有2/3的時(shí)間是空閑的，造成資源浪費(fèi)。流水線性能分析(2)將瓶頸功能段資源重復(fù)

流水線性能分析2.加速比流水線的加速比是指完成一批任務(wù)，不使用流水線所用的時(shí)間與使用流水線的時(shí)間之比。若不使用流水線，即順序執(zhí)行所用的時(shí)間為Ts，使用流水線的執(zhí)行時(shí)間為Tp，則流水線的加速比為： 流水線性能分析如果流水線各段執(zhí)行時(shí)間都相等，則一條k段流水線，連續(xù)完成n個(gè)任務(wù)所需的時(shí)間為等效的非流水線上所需的時(shí)間為當(dāng)n>>k時(shí)，，即當(dāng)流水線的各功能段時(shí)間相等時(shí)，其最大加速比等于流水線的段數(shù)。流水線性能分析3.效率流水線效率是指流水線的各功能段部件的利用率。如果各段執(zhí)行時(shí)間相等，則

流水線性能分析【例2-6】一個(gè)單功能流水線，每段執(zhí)行時(shí)間都相等為Δt，輸入任務(wù)不連續(xù)的情況下，計(jì)算一條4段浮點(diǎn)加法器求8個(gè)浮點(diǎn)數(shù)和的流水線的吞吐率、加速比和效率。解：改寫式子為：流水線性能分析/04流水線相關(guān)及解決方案流水線相關(guān)及解決方案◆結(jié)構(gòu)相關(guān)

當(dāng)硬件資源滿足不了同時(shí)重疊執(zhí)行的指令的要求，而發(fā)生資源沖突時(shí)，就發(fā)生了結(jié)構(gòu)相關(guān)?！魯?shù)據(jù)相關(guān)

當(dāng)一條指令需要用到前面某條指令的結(jié)果，從而不能重疊執(zhí)行時(shí)，就發(fā)生了數(shù)據(jù)相關(guān)?！艨刂葡嚓P(guān)

當(dāng)流水線遇到分支指令和其他能夠改變PC值的指令時(shí)，就會(huì)發(fā)生控制相關(guān)。結(jié)構(gòu)相關(guān)采用5級指令流水線，IM、Reg、ALU和DM分別表示流水段中的功能部件取指階段IF（InstructionFetch），此階段訪問IM，讀取存儲(chǔ)在IM中的指令；譯碼階段ID（InstructionDecode），此階段對取得的指令進(jìn)行譯碼，并根據(jù)譯碼結(jié)果讀取Reg數(shù)據(jù)；執(zhí)行階段EX（Execute），此階段利用ALU執(zhí)行指令或計(jì)算地址；訪存階段MEM（Memory），此階段訪問DM，讀取存儲(chǔ)在DM中的數(shù)據(jù)或?qū)?shù)據(jù)寫入到DM中；寫回階段WB（WriteBack），此階段將將計(jì)算結(jié)果寫回Reg。結(jié)構(gòu)相關(guān)結(jié)構(gòu)相關(guān)插入暫停，解決結(jié)構(gòu)相關(guān)數(shù)據(jù)相關(guān)數(shù)據(jù)相關(guān)①寫后讀相關(guān)(ReadAfterWrite,RAW)。j的執(zhí)行要用到i的計(jì)算結(jié)果，j可能在i寫入其計(jì)算結(jié)果之前就先行對保存該結(jié)果的寄存器進(jìn)行讀操作②寫后寫相關(guān)(WriteAfterWrite,WAW)。j和i的目的寄存器一樣，但是當(dāng)其在流水線中采用亂序執(zhí)行時(shí)，j可