基于FPGA的多相信號(hào)重采樣技術(shù)

基于FPGA的多相信號(hào)重采樣技術(shù)MultiphaseSignalResamplingTechnologyBasedonFPGA摘要由于FPGA的系統(tǒng)時(shí)鐘有限，對(duì)于高速數(shù)據(jù)無(wú)法進(jìn)行直接處理轉(zhuǎn)換。因此，本文提出了一種基于FPGA的多相信號(hào)重采樣技術(shù)來(lái)解決FPGA工作時(shí)鐘與數(shù)據(jù)速率不匹配的問(wèn)題。本文首先研究了多相轉(zhuǎn)換、CIC濾波的基本原理。然后基于此在FPGA中將輸入250kHz的I、Q兩路數(shù)據(jù)進(jìn)行8相并行轉(zhuǎn)換輸出。最后對(duì)8相數(shù)據(jù)進(jìn)行CIC插值，輸出125MHz的數(shù)據(jù)速率。經(jīng)過(guò)仿真結(jié)果分析可得，輸出速率滿(mǎn)足設(shè)計(jì)要求且平滑無(wú)失真，為在低速時(shí)鐘下有效處理高速數(shù)據(jù)提供了理論依據(jù)與參考。關(guān)鍵字：重采樣；多相轉(zhuǎn)換；CIC濾波；FPGADuetothelimitedsystemclockofFPGA,high-speeddatacannotbedirectlyprocessedandconverted.Therefore,thispaperproposesapolyphasesignalresamplingtechnologybasedonFPGAtosolvetheproblemofmismatchbetweenFPGAworkingclockanddatarate.Firstly,thebasicprinciplesofpolyphaseconversionandCICfilteringarestudied.Theninput250kHzIandQdatainFPGAfor8-phaseparallelconversionandoutputbasedonthis.Finally,CICinterpolationisperformedon8-phasedatatooutput125MHzdatarate.Thesimulationresultsshowthattheoutputratemeetsthedesignrequirementsandissmoothwithoutdistortion,whichprovidesatheoreticalbasisandreferenceforeffectiveprocessingofhigh-speeddataunderlow-speedclock.Keywords:resample;Multiphaseconversion;CICfiltering;FPGA引言由于FPGA的可編程性、高性能、靈活性強(qiáng)等特點(diǎn)，被廣泛應(yīng)用于通信、雷達(dá)、電子等重要領(lǐng)域[1]。例如在通信信號(hào)發(fā)送系統(tǒng)中，為了提高數(shù)據(jù)發(fā)送的精度與數(shù)據(jù)量，DA芯片需要配置更高的采樣率。然而FPGA的輸入時(shí)鐘有限，無(wú)法直接對(duì)高速率數(shù)據(jù)進(jìn)行處理，所以需要在保證原信號(hào)不變的情況下，對(duì)待處理的高速數(shù)據(jù)進(jìn)行多相降速處理，并采用重采樣技術(shù)匹配DA的數(shù)據(jù)采樣率。目前，信號(hào)采樣率的變換適配廣泛使用到數(shù)字多相插值濾波器[2]，例如FIR濾波器、CIC濾波器。插值濾波器采用多相方法，能有效地的降低數(shù)據(jù)的處理速率，提高運(yùn)算精度[3]。但由于高倍數(shù)插值與多相技術(shù)的引入，還需對(duì)濾波器系數(shù)進(jìn)行整數(shù)倍或?qū)ΨQ(chēng)改進(jìn)[4-5]，達(dá)到節(jié)省硬件資源，提高FPGA處理效率的目的。因此，本文提出了一種基于FPGA的多相信號(hào)重采樣技術(shù)來(lái)解決FPGA高速數(shù)據(jù)與時(shí)鐘不匹配的問(wèn)題。主要內(nèi)容包括對(duì)輸入的I、Q兩路數(shù)據(jù)進(jìn)行多相轉(zhuǎn)換處理、多相數(shù)據(jù)CIC插值重采樣以及FPGA仿真驗(yàn)證。理論基礎(chǔ)3.1多相轉(zhuǎn)換原理多相轉(zhuǎn)換是將輸入信號(hào)進(jìn)行采樣點(diǎn)延遲并N倍抽取，達(dá)到單路信號(hào)轉(zhuǎn)換成N路并行信號(hào)的目的，而且這N路并行信號(hào)的采樣率為原來(lái)輸入信號(hào)的1/N倍。具體工作原理如圖1所示。圖1

N相轉(zhuǎn)換原理圖其中X(n)為輸入信號(hào)的采樣點(diǎn)序列，X(N)為輸入序列的第N個(gè)采樣點(diǎn)，同樣可以理解X(N)為N倍抽取的初始值，Y(N)為輸出的N相數(shù)據(jù)。3.2級(jí)聯(lián)積分梳狀濾波器(CIC)原理CIC濾波器是將K個(gè)積分梳狀濾波器進(jìn)行級(jí)聯(lián)，以提高CIC濾波器的抗混疊性能。假設(shè)x[n]為輸入信號(hào)，則該信號(hào)經(jīng)過(guò)單一積分積分梳狀濾波器后，得到輸出信號(hào)y[n]為：其中h[n]為內(nèi)插濾波器，其主要由多個(gè)“1”序列構(gòu)成，其中“1”的個(gè)數(shù)表示濾波器的內(nèi)插因子L。由上式可見(jiàn)，單一積分梳狀濾波器的輸出結(jié)構(gòu)簡(jiǎn)單，無(wú)需濾波器系數(shù)，且性能基本無(wú)法滿(mǎn)足應(yīng)用需求。因此將K個(gè)同樣的濾波器進(jìn)行級(jí)聯(lián)后得到其z變換為：對(duì)于具有插值的CIC濾波器，其主要結(jié)構(gòu)為：圖2

CIC插值濾波結(jié)構(gòu)對(duì)于具有抽取的CIC濾波器，其主要結(jié)構(gòu)與插值結(jié)構(gòu)相反為：圖3

CIC抽取濾波結(jié)構(gòu)將式（2）中的z用替換后可得到CIC濾波器的幅頻特性為：式中Sa(x)=sin(x)/x為抽樣函數(shù)，Sa(0)=1，CIC濾波器在w=0處的幅度值為L(zhǎng)，CIC濾波器的主瓣在(0,2π/L)區(qū)間，而其它區(qū)間為旁瓣。設(shè)計(jì)方案本文將采樣率250kHz的I、Q兩路數(shù)據(jù)，經(jīng)過(guò)多相轉(zhuǎn)換與CIC插值轉(zhuǎn)換，最終輸出8路125MHz的數(shù)據(jù)，該數(shù)據(jù)通過(guò)拼接，可輸入至采樣率為1GSPS的DA芯片，具體設(shè)計(jì)方案如下圖4所示，以I路輸入為例，經(jīng)過(guò)8倍抽取后數(shù)據(jù)的采樣率為31.25kHz，經(jīng)過(guò)CIC插值后輸出的數(shù)據(jù)采樣率為125MHz。圖4設(shè)計(jì)方案仿真實(shí)現(xiàn)本文仿真基于的芯片為xc7z100ffg900-2，系統(tǒng)工作時(shí)鐘為125MHz。該仿真系統(tǒng)主要包括三個(gè)模塊，信號(hào)輸入模塊、單相轉(zhuǎn)八相模塊，CIC插值模塊。其中信號(hào)輸入模塊采用單口ROM以250kHz的速率輸入I、Q信號(hào)；單相轉(zhuǎn)八相模塊主要通過(guò)地址判斷將250kHz的I、Q兩路分別轉(zhuǎn)換成采樣率為31.25kHz的8路信號(hào)；CIC插值濾波器主要將8相信號(hào)插值成125MHz。（a）單相轉(zhuǎn)8相仿真圖

（b）CIC插值后的波形（b）單相轉(zhuǎn)8相波形周期32us（d）CIC插值后的波形周期8ns圖4仿真輸出波形輸出結(jié)果如圖4所示，圖（a）為輸出的8相信號(hào)，圖（b）為CIC插值后的輸出波形。經(jīng)過(guò)測(cè)量8相輸入信號(hào)周期且32us，CIC濾波后的輸入周期齊8ns由此可見(jiàn)輸出的信號(hào)滿(mǎn)足設(shè)計(jì)要求。結(jié)論本文針對(duì)FPGA處理時(shí)鐘與輸入數(shù)據(jù)采樣率不匹配問(wèn)題，提出了一種基于FPGA的多相信號(hào)重采樣技術(shù)。通過(guò)仿真實(shí)現(xiàn)了多相轉(zhuǎn)換與多倍插值的功能，仿真輸出波形的速率滿(mǎn)足設(shè)計(jì)要求平滑無(wú)失真，為在低速時(shí)鐘下有效處理高速數(shù)據(jù)提供了理論依據(jù)與參考。參考文獻(xiàn)[1]邢立冬.基于FPGA的高速數(shù)字上變頻器設(shè)計(jì)[J].微電子學(xué),2015,45(2):157-159+168.[2]溫龍,劉建平,龔曉亮等.非對(duì)稱(chēng)多相FIR插值數(shù)字濾波器實(shí)現(xiàn)[J].中國(guó)集成電路,2020,29(11):46-49.[3]張芳玲,蔣德富,高楊等.一種數(shù)據(jù)保持的高效插值算法及其FPGA實(shí)現(xiàn)[J].現(xiàn)代雷達(dá),2013,35(10):62-66.[4]李備.一種改進(jìn)型整數(shù)倍多相濾波器在FPGA中的應(yīng)用[J].電腦與信息技術(shù),2012,20(1):9-12.[5]王豫生,單寶堂,崔玉紅.一種多相插值濾波器