《宇航用半導(dǎo)體集成電路通 用設(shè)計要求GBT+38345-2019》詳細(xì)解讀

《宇航用半導(dǎo)體集成電路通用設(shè)計要求GB/T38345-2019》詳細(xì)解讀contents目錄1范圍2規(guī)范性引用文件3設(shè)計流程和內(nèi)容3.1設(shè)計流程3.2設(shè)計內(nèi)容4通用設(shè)計要求4.1結(jié)構(gòu)設(shè)計要求contents目錄4.2邏輯和電路設(shè)計要求4.3版圖設(shè)計要求4.4封裝設(shè)計要求4.5可靠性設(shè)計要求4.6可測性設(shè)計要求附錄A(規(guī)范性附錄)數(shù)據(jù)表附錄B(資料性附錄)設(shè)計指南011范圍適用對象本標(biāo)準(zhǔn)適用于宇航用半導(dǎo)體集成電路（包括數(shù)字、模擬、混合信號及微波集成電路）的通用設(shè)計要求。適用于宇航用半導(dǎo)體集成電路的研制、生產(chǎn)、試驗、驗收及使用全過程。規(guī)定了宇航用半導(dǎo)體集成電路的術(shù)語和定義、分類與代碼、通用設(shè)計要求、質(zhì)量保證規(guī)定以及交貨準(zhǔn)備等要求。涉及宇航用半導(dǎo)體集成電路的功能性能、接口兼容、環(huán)境適應(yīng)性、可靠性、安全性等方面的通用設(shè)計考慮。覆蓋內(nèi)容不適用范圍本標(biāo)準(zhǔn)不適用于宇航用半導(dǎo)體分立器件、光電器件、傳感器及執(zhí)行器等其他類型電子元器件的設(shè)計要求。也不適用于宇航用半導(dǎo)體集成電路的專用設(shè)計要求，專用設(shè)計要求應(yīng)在相應(yīng)的詳細(xì)規(guī)范中規(guī)定?！啊?22規(guī)范性引用文件主要引用標(biāo)準(zhǔn)GB/T17540此標(biāo)準(zhǔn)涉及半導(dǎo)體器件的試驗方法和程序，對于確保宇航用半導(dǎo)體集成電路的可靠性和性能具有重要意義。GB/T24114該標(biāo)準(zhǔn)詳細(xì)規(guī)定了宇航級別電子元器件的質(zhì)量評定程序和方法，為《宇航用半導(dǎo)體集成電路通用設(shè)計要求》提供了元器件質(zhì)量評定的依據(jù)。詳細(xì)描述了電子元器件的詳細(xì)規(guī)范，為宇航用半導(dǎo)體集成電路的設(shè)計和生產(chǎn)提供了具體的指導(dǎo)。GJB597A該標(biāo)準(zhǔn)規(guī)定了宇航用元器件的質(zhì)量保證大綱，為《宇航用半導(dǎo)體集成電路通用設(shè)計要求》的實施提供了質(zhì)量保證的框架和方法。SJ20668輔助引用文件宇航用半導(dǎo)體集成電路設(shè)計手冊提供了詳細(xì)的設(shè)計指導(dǎo)和建議，幫助設(shè)計人員理解和應(yīng)用本通用設(shè)計要求。宇航用電子元器件選用目錄為設(shè)計人員提供了符合宇航要求的元器件選擇范圍，確保選用的元器件能夠滿足宇航環(huán)境的特殊要求。相關(guān)技術(shù)文件033設(shè)計流程和內(nèi)容3.1設(shè)計流程需求分析與定義在開始設(shè)計之前，需要對宇航用半導(dǎo)體集成電路的具體需求進(jìn)行深入分析，明確設(shè)計目標(biāo)和性能要求。概念設(shè)計與評估根據(jù)需求分析結(jié)果，進(jìn)行初步的概念設(shè)計，并通過評估確定設(shè)計的可行性。詳細(xì)設(shè)計與仿真在概念設(shè)計基礎(chǔ)上，進(jìn)行詳細(xì)設(shè)計，包括電路設(shè)計、版圖設(shè)計等，并進(jìn)行仿真驗證。制造與測試完成設(shè)計后，進(jìn)行制造和封裝，然后進(jìn)行嚴(yán)格的測試，確保產(chǎn)品符合設(shè)計要求。結(jié)構(gòu)設(shè)計針對宇航環(huán)境的特殊性，設(shè)計合理的結(jié)構(gòu)以確保集成電路的穩(wěn)定性和可靠性。邏輯和電路設(shè)計根據(jù)宇航任務(wù)的需求，設(shè)計高效、穩(wěn)定的邏輯和電路，以滿足復(fù)雜空間環(huán)境的要求。版圖設(shè)計在確保電路性能的同時，優(yōu)化版圖布局，減小芯片面積，提高集成度。封裝設(shè)計針對宇航環(huán)境的輻射、溫度等極端條件，設(shè)計合理的封裝結(jié)構(gòu)，以保護集成電路免受損害。可靠性設(shè)計通過冗余設(shè)計、故障檢測與隔離等技術(shù)手段，提高集成電路的可靠性，確保在宇航任務(wù)中的穩(wěn)定運行。可測性設(shè)計為了方便在宇航任務(wù)中對集成電路進(jìn)行測試和維護，需要設(shè)計合理的測試接口和測試電路。3.2設(shè)計內(nèi)容010402050306043.1設(shè)計流程明確集成電路的功能、性能指標(biāo)及工作環(huán)境等要求。功能與性能要求包括制造工藝、封裝形式、可靠性等方面的限制條件。設(shè)計約束規(guī)定集成電路與外部電路的接口方式、信號傳輸協(xié)議等。接口定義3.1.1設(shè)計輸入0102033.1.2設(shè)計驗證仿真驗證通過電路仿真軟件對設(shè)計進(jìn)行功能驗證和性能評估。采用形式化驗證方法對設(shè)計的邏輯正確性進(jìn)行驗證。形式驗證確保設(shè)計在不同工作條件下的時序正確性。時序驗證根據(jù)驗證通過的設(shè)計，生成用于制造的集成電路版圖。版圖設(shè)計制定詳細(xì)的測試計劃，包括測試項目、測試方法、測試條件等。測試計劃編寫完整的設(shè)計文檔，記錄設(shè)計過程、驗證結(jié)果及相關(guān)說明。設(shè)計文檔3.1.3設(shè)計輸出設(shè)計審查收集評審意見，對設(shè)計進(jìn)行必要的修改和完善。評審反饋設(shè)計定稿經(jīng)過多次評審和修改后，最終確定設(shè)計方案并定稿。組織專家對設(shè)計進(jìn)行審查，確保設(shè)計滿足輸入要求和約束條件。3.1.4設(shè)計評審053.2設(shè)計內(nèi)容123確定宇航用半導(dǎo)體集成電路的整體結(jié)構(gòu)框架和布局。考慮宇航環(huán)境的特殊性，對結(jié)構(gòu)進(jìn)行加固和優(yōu)化設(shè)計，以確保在極端條件下的穩(wěn)定性和可靠性。遵循模塊化設(shè)計原則，便于電路的維修和更換。3.2.1結(jié)構(gòu)設(shè)計010203依據(jù)功能需求，設(shè)計合理的邏輯電路，確保信號傳輸和處理的準(zhǔn)確性。采用抗輻射技術(shù)，減少宇航環(huán)境中高能粒子對電路的影響。優(yōu)化電路設(shè)計，降低功耗，提高集成度。3.2.2邏輯和電路設(shè)計3.2.3版圖設(shè)計根據(jù)電路原理圖進(jìn)行版圖設(shè)計，確保電路布局的合理性和緊湊性。01考慮信號完整性，對關(guān)鍵信號線進(jìn)行特殊處理和保護。02遵循工藝規(guī)則，確保版圖的可制造性。033.2.4封裝設(shè)計考慮封裝對電路性能的影響，進(jìn)行優(yōu)化設(shè)計。設(shè)計合理的引腳排列和布局，便于與外部電路的連接。選擇合適的封裝材料和工藝，確保封裝結(jié)構(gòu)的穩(wěn)定性和密封性。010203采用冗余設(shè)計、容錯技術(shù)等手段，提高電路的可靠性。對關(guān)鍵元器件進(jìn)行篩選和老化試驗，確保元器件的質(zhì)量可靠性。制定嚴(yán)格的可靠性設(shè)計指標(biāo)和驗收標(biāo)準(zhǔn)。3.2.5可靠性設(shè)計設(shè)計合理的測試電路和測試接口，便于對電路進(jìn)行測試和故障診斷。采用邊界掃描測試、內(nèi)建自測試等技術(shù)手段，提高電路的可測性。考慮測試對電路性能的影響，進(jìn)行優(yōu)化設(shè)計。3.2.6可測性設(shè)計010203064通用設(shè)計要求寬溫度范圍適應(yīng)性宇航用半導(dǎo)體集成電路應(yīng)能在極寬的溫度范圍內(nèi)正常工作，通常要求能在-55℃至+125℃的溫度范圍內(nèi)穩(wěn)定工作?？馆椛淠芰τ捎谟詈江h(huán)境中的高能粒子和宇宙射線，要求集成電路具有抗輻射能力，以減少單粒子翻轉(zhuǎn)等輻射效應(yīng)的影響?？煽啃栽O(shè)計集成電路應(yīng)采用高可靠性設(shè)計，以降低在惡劣的宇航環(huán)境中出現(xiàn)故障的概率。0203014.1環(huán)境適應(yīng)性設(shè)計靜電防護能力集成電路應(yīng)具備靜電防護能力，以防止宇航環(huán)境中的靜電放電對電路造成損害。低功耗設(shè)計宇航應(yīng)用通常對功耗有嚴(yán)格要求，因此集成電路應(yīng)采用低功耗設(shè)計，以延長宇航器的使用壽命。高性能設(shè)計為滿足宇航任務(wù)對高性能計算的需求，集成電路應(yīng)具備高速、高精度等性能特點。4.2電氣特性設(shè)計根據(jù)宇航應(yīng)用的需求，選擇合適的封裝形式，如陶瓷封裝、金屬封裝等，以提高集成電路的可靠性。封裝形式選擇集成電路應(yīng)通過嚴(yán)格的可靠性篩選與測試，確保其在宇航環(huán)境中的可靠性。可靠性篩選與測試集成電路應(yīng)進(jìn)行合理的熱設(shè)計，以確保在宇航環(huán)境中能夠正常工作并防止過熱損壞。熱設(shè)計4.3封裝與可靠性設(shè)計防止單點故障集成電路應(yīng)采用冗余設(shè)計等安全措施，以防止單點故障導(dǎo)致整個宇航系統(tǒng)失效。4.4安全性設(shè)計安全性測試與驗證集成電路應(yīng)通過安全性測試與驗證，確保其符合宇航應(yīng)用的安全性要求。加密與防護措施對于涉及敏感信息的集成電路，應(yīng)采取加密與防護措施，以確保信息安全。074.1結(jié)構(gòu)設(shè)計要求機械強度宇航用半導(dǎo)體集成電路的結(jié)構(gòu)設(shè)計應(yīng)確保足夠的機械強度，以承受發(fā)射、在軌運行及返回過程中的振動、沖擊和加速度等力學(xué)環(huán)境。熱穩(wěn)定性結(jié)構(gòu)設(shè)計需考慮熱穩(wěn)定性和熱膨脹系數(shù)，以保證在極端溫度條件下電路的性能和可靠性。4.1.1結(jié)構(gòu)穩(wěn)固性與可靠性小型化設(shè)計在滿足性能要求的前提下，應(yīng)盡量減小集成電路的尺寸，以適應(yīng)宇航器有限的空間。輕量化4.1.2尺寸與重量優(yōu)化通過選用輕質(zhì)材料和優(yōu)化結(jié)構(gòu)設(shè)計，降低集成電路的重量，以減少發(fā)射成本和提高載荷能力。0102結(jié)構(gòu)設(shè)計應(yīng)考慮宇航環(huán)境中的輻射影響，采取必要的防護措施，如使用抗輻射材料或增加屏蔽層，以保護電路免受高能粒子和宇宙射線的損害。抗輻射能力為避免單點故障導(dǎo)致整個系統(tǒng)失效，結(jié)構(gòu)設(shè)計應(yīng)實現(xiàn)冗余和故障隔離。單點故障防護4.1.3輻射防護與屏蔽模塊化設(shè)計采用模塊化設(shè)計思想，便于在需要時進(jìn)行快速維修或更換故障模塊，提高系統(tǒng)的可維護性。標(biāo)準(zhǔn)化接口設(shè)計標(biāo)準(zhǔn)化的接口和連接器，以便于與其他宇航設(shè)備兼容和互換。4.1.4易于維修與更換084.2邏輯和電路設(shè)計要求邏輯正確性確保設(shè)計的邏輯功能符合宇航應(yīng)用的需求，邏輯運算和狀態(tài)轉(zhuǎn)換應(yīng)準(zhǔn)確無誤。邏輯優(yōu)化在保證功能正確的前提下，應(yīng)進(jìn)行邏輯優(yōu)化，減少不必要的邏輯門和信號延遲，提高電路性能。時序分析對設(shè)計進(jìn)行詳細(xì)的時序分析，確保在所有工作條件下，信號的時序關(guān)系均能滿足要求。4.2.1邏輯設(shè)計4.2.2電路設(shè)計電流與電壓設(shè)計合理設(shè)計電路的電流與電壓參數(shù)，以滿足功耗、性能和可靠性等方面的要求。電路結(jié)構(gòu)選擇根據(jù)宇航應(yīng)用的特定需求，選擇合適的電路結(jié)構(gòu)，如CMOS、TTL等，以確保電路在惡劣的宇航環(huán)境中穩(wěn)定工作。噪聲與干擾抑制在電路設(shè)計中應(yīng)充分考慮噪聲與干擾的抑制措施，提高電路的抗干擾能力。VS在關(guān)鍵路徑上采用容錯設(shè)計技術(shù)，如三模冗余（TMR）等，以提高電路的可靠性。老化與壽命預(yù)測對電路進(jìn)行老化與壽命預(yù)測分析，確保在宇航任務(wù)的整個壽命周期內(nèi)，電路性能穩(wěn)定可靠。容錯設(shè)計4.2.3可靠性設(shè)計在設(shè)計階段進(jìn)行充分的仿真驗證，確保邏輯和電路設(shè)計的正確性。仿真驗證在仿真驗證的基礎(chǔ)上，進(jìn)行實際電路板的測試與驗證，確保設(shè)計滿足宇航應(yīng)用的實際需求。實際測試4.2.4測試與驗證094.3版圖設(shè)計要求版圖設(shè)計應(yīng)根據(jù)電路功能進(jìn)行合理分區(qū)，如數(shù)字邏輯區(qū)、模擬電路區(qū)、存儲區(qū)等，以減少不同功能電路之間的相互干擾。邏輯分區(qū)應(yīng)合理規(guī)劃電源和地線布局，確保電流路徑最短，減小電源噪聲和地線反彈效應(yīng)。電源與地線規(guī)劃4.3.1版圖布局規(guī)劃對稱性布局對于需要匹配的器件，如差分對、電流鏡等，應(yīng)采用對稱布局以提高匹配度。熱分布考慮在布局時應(yīng)考慮器件工作時產(chǎn)生的熱量分布，避免局部過熱影響電路性能。4.3.2器件布局與匹配最短路徑原則信號線應(yīng)盡可能短，以減少信號延遲和損耗。避免交叉與耦合信號線之間應(yīng)避免不必要的交叉和長距離平行走線，以減少信號之間的串?dāng)_。4.3.3互聯(lián)與布線4.3.4靜電保護與ESD設(shè)計布局考慮ESD保護電路應(yīng)靠近對應(yīng)的端口放置，以減小保護電路與端口之間的連線長度。ESD保護電路應(yīng)在輸入輸出端口加入靜電放電（ESD）保護電路，以提高集成電路的抗靜電能力。對于長時間工作的集成電路，應(yīng)考慮金屬遷移等可靠性問題，在版圖設(shè)計中采取相應(yīng)措施進(jìn)行預(yù)防。金屬遷移防護在版圖設(shè)計中應(yīng)注意避免天線效應(yīng)，即長金屬線在制造過程中收集電荷導(dǎo)致的潛在損害。天線效應(yīng)防護4.3.5可靠性設(shè)計考慮104.4封裝設(shè)計要求封裝材料選擇應(yīng)選用具有高可靠性、良好熱穩(wěn)定性和機械強度的材料，以承受宇航環(huán)境中的極端溫度和機械應(yīng)力。封裝材料還需具有良好的密封性能，以防止宇航環(huán)境中的微小顆粒和有害氣體侵入，影響電路性能。““封裝結(jié)構(gòu)設(shè)計封裝結(jié)構(gòu)應(yīng)合理設(shè)計，以確保良好的熱傳導(dǎo)和散熱性能，防止集成電路在宇航環(huán)境中因過熱而損壞。封裝結(jié)構(gòu)還需考慮抗輻射性能，以減少宇航環(huán)境中的高能輻射對電路的影響。封裝工藝要求封裝工藝應(yīng)確保高精度和高可靠性，以減少封裝過程中引入的缺陷和隱患。應(yīng)采用先進(jìn)的封裝技術(shù)，如倒裝芯片封裝、球柵陣列封裝等，以提高集成電路的可靠性和性能。封裝完成后，應(yīng)進(jìn)行嚴(yán)格的測試和驗證，以確保封裝質(zhì)量和可靠性。綜上所述，《宇航用半導(dǎo)體集成電路通用設(shè)計要求GB/T38345-2019》中的封裝設(shè)計要求旨在確保半導(dǎo)體集成電路在宇航環(huán)境中的高可靠性和穩(wěn)定性。通過合理的材料選擇、結(jié)構(gòu)設(shè)計、工藝要求和測試驗證，可以大大提高集成電路在宇航應(yīng)用中的性能和使用壽命。測試項目應(yīng)包括但不限于氣密性測試、熱循環(huán)測試、機械應(yīng)力測試等，以模擬宇航環(huán)境中的各種極端條件。封裝測試與驗證114.5可靠性設(shè)計要求4.5.1可靠性設(shè)計原則確保宇航環(huán)境下的穩(wěn)定運行宇航用半導(dǎo)體集成電路必須在極端的空間環(huán)境中保持穩(wěn)定的性能，這就要求在設(shè)計時充分考慮并測試其在高真空、高輻射、極端溫度等條件下的可靠性。預(yù)防單點故障設(shè)計中應(yīng)避免單點故障的發(fā)生，確保在關(guān)鍵部件出現(xiàn)故障時，系統(tǒng)仍能保持一定的功能或安全停機。降額設(shè)計為確保電路在惡劣環(huán)境下仍能正常工作，通常會采用降額設(shè)計，即在設(shè)計時預(yù)留一定的性能裕量。抗輻射加固由于宇航環(huán)境中存在大量的宇宙射線和高能粒子，這些都會對集成電路造成潛在的威脅。因此，在設(shè)計中需要采取特殊的抗輻射加固措施，如使用特殊的材料和工藝，以增強電路的抗輻射能力。熱設(shè)計宇航器在太空中的溫度環(huán)境極端且復(fù)雜，熱設(shè)計是確保集成電路在各種溫度下都能正常工作的關(guān)鍵。這可能包括使用熱阻材料、散熱片等。容錯與冗余設(shè)計為了提高系統(tǒng)的可靠性，可以采用容錯技術(shù)和冗余設(shè)計。例如，使用多個相同的模塊并行工作，當(dāng)一個模塊出現(xiàn)故障時，其他模塊可以繼續(xù)工作。4.5.2可靠性設(shè)計措施加速壽命測試通過模擬宇航環(huán)境中的各種應(yīng)力條件（如高溫、低溫、高輻射等），對集成電路進(jìn)行加速老化測試，以預(yù)測其在實際使用中的壽命。環(huán)境適應(yīng)性測試可靠性增長試驗4.5.3可靠性測試與評估在不同的環(huán)境條件下對集成電路進(jìn)行測試，以確保其在各種極端環(huán)境下都能正常工作。在產(chǎn)品的開發(fā)階段進(jìn)行多次的測試和改進(jìn)，以逐步提高產(chǎn)品的可靠性。這通常包括發(fā)現(xiàn)故障、分析原因、改進(jìn)措施和驗證效果等步驟。124.6可測性設(shè)計要求標(biāo)準(zhǔn)化測試接口集成電路應(yīng)提供標(biāo)準(zhǔn)化的測試接口，以便于使用通用的測試設(shè)備進(jìn)行測量和診斷。014.6.1測試接口與訪問機制訪問機制設(shè)計應(yīng)允許通過特定的訪問機制（如JTAG、I2C等）對內(nèi)部節(jié)點進(jìn)行控制和觀測，以支持詳細(xì)的故障檢測和隔離。024.6.2測試覆蓋率和故障檢測高測試覆蓋率設(shè)計應(yīng)確保高的測試覆蓋率，能夠檢測到盡可能多的潛在故障模式。故障檢測精度集成電路的測試電路應(yīng)能夠精確識別和報告故障類型和位置，以便于快速定位和修復(fù)問題。4.6.3內(nèi)置自測試（BIST）功能BIST功能應(yīng)提供多種測試模式，以適應(yīng)不同的測試需求和場景。測試模式集成電路可包含內(nèi)置自測試電路，用于在不需要外部測試設(shè)備的情況下進(jìn)行自我診斷和性能驗證。BIST電路邊界掃描設(shè)計可實現(xiàn)邊界掃描功能，通過串行接口訪問和測試集成電路的引腳狀態(tài)，提高測試效率和故障隔離能力。診斷能力集成電路應(yīng)具備強大的診斷能力，能夠快速準(zhǔn)確地識別并報告故障，縮短維修時間和成本。4.6.4邊界掃描和診斷能力13附錄A(規(guī)范性附錄)數(shù)據(jù)表詳細(xì)列出集成電路的電氣特性、時序特性、環(huán)境特性等關(guān)鍵參數(shù)。參數(shù)列表提供對特定參數(shù)或功能的額外說明或注意事項。備注欄應(yīng)包含器件型號、功能描述、封裝形式、引腳數(shù)量等基本信息。表頭A.1數(shù)據(jù)表格式數(shù)據(jù)表中的參數(shù)必須準(zhǔn)確無誤，能夠真實反映集成電路的性能特點。準(zhǔn)確性數(shù)據(jù)表應(yīng)包含集成電路的所有關(guān)鍵參數(shù)，以便用戶全面了解其性能。完整性數(shù)據(jù)表應(yīng)布局合理、清晰易懂，方便用戶快速查找所需信息。清晰性A.2數(shù)據(jù)表內(nèi)容要求作為設(shè)計的依據(jù)設(shè)計師可依據(jù)數(shù)據(jù)表中的參數(shù)進(jìn)行電路設(shè)計，確保電路的穩(wěn)定性和可靠性。作為測試的準(zhǔn)則測試工程師可根據(jù)數(shù)據(jù)表中的參數(shù)制定測試方案，確保集成電路的性能符合預(yù)期要求。作為選型的參考用戶可根據(jù)數(shù)據(jù)表中的參數(shù)對比不同型號的集成電路，從而選擇最適合自己需求的產(chǎn)品。A.3數(shù)據(jù)表的使用14附錄B(資料性附錄)設(shè)計指南附錄B(資料性附錄)設(shè)計指南單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，文字是您思想的提煉單擊此處添加內(nèi)容，是您思想的提煉單擊此處添加內(nèi)單擊此處添加內(nèi)容，文字是您思想的提煉單擊