元件例化語句

元件例化就是將預先設(shè)計好的設(shè)計實體定義為一個元件，然后利用映射語句將此元件與另一個設(shè)計實體中的指定端口相連，從而進行層次化設(shè)計。元件例化是使VHDL設(shè)計實體構(gòu)成“自上而下”或“自下而上”層次化設(shè)計的一種重要途徑。元件例化語句

元件例化語句分為元件聲明和元件例化兩部分。用元件例化方式設(shè)計電路的方法是：（1）完成各種元件的設(shè)計。（2）元件聲明。（3）通過元件例化語句調(diào)用這些元件，產(chǎn)生需要的設(shè)計電路。定義：對所調(diào)用的較低層次的實體模塊（元件）的名稱、類屬參數(shù)、端口類型、數(shù)據(jù)類型的聲明語法：元件聲明類似實體聲明（entity）1.元件聲明COMPONENT元件名

GENERIC說明；

PORT

說明；

ENDCOMPONENT；----類屬聲明----端口聲明定義：把低層元件安裝（調(diào)用）到當前層次設(shè)計實體內(nèi)部的過程。包括：類屬參數(shù)傳遞、元件端口映射。例如：

u2:and2PORTMAP(nsel,d1,ab);2.元件的例化COMPONENT_INSTANT語句的書寫格式為：

標號名：元件名

PORTMAP

（信號，···）；標號名加在元件名的前面，在該構(gòu)造體的說明中該標號名一定是唯一的。下一層元件的端口信號與實際連接的信號用PORTMAP的映射關(guān)系聯(lián)系起來。映射方法有兩種：一種是位置映射；一種是名稱映射。位置映射方法

所謂位置映射就是在下一層中元件聲明的信號書寫順序位置和PORTMAP（）中指定的實際信號書寫順序位置一一對應。例如，在二輸入與門中端口的輸入輸出定義為：

PORT(a,b:INBIT;c:OUTBIT);在設(shè)計的引用中與門u2的信號對應關(guān)系描述為：

u2:and2PORTMAP(nsel,d1,ab);名稱映射方法

所謂名稱映射就是將已經(jīng)存于庫中的現(xiàn)成模塊的各端口名稱，賦予設(shè)計中模塊的信號名。例如：

u2:and2PORTMAP(a=>nsel,b=>d1,c=>ab);在輸出信號沒有連接的情況下，對應端口的描述可以省略?？稍谝韵虏糠致暶髟簶?gòu)造體（Architecture）

程序包（Package）

塊（Block）被聲明元件的來源：

VHDL設(shè)計實體；其它HDL設(shè)計實體；

另外一種標準格式的文件，如EDIF或XNF；廠商提供的工藝庫中的元件、IP核。元件聲明舉例例1：利用2輸入與非門元件，設(shè)計4輸入的與非與非電路。元件聲明舉例方法一:在調(diào)用文件里聲明元件，它放在結(jié)構(gòu)體的begin之前。第一步：設(shè)計2輸入與非門，其VHDL源程序為nand_2.vhd;第二步：元件聲明及元件例化，其VHDL源程序為nand_4.vhd;libraryieee;useieee.std_logic_1164.all;entitynand_2is

port(a,b:in

std_logic;

y:out

std_logic);endnand_2;architectureoneofnand_2isbegin

process(a,b) begin y<=anandb; endprocess;endone;例1：利用2輸入與非門元件，設(shè)計4輸入的與非與非電路。

方法2：將元件聲明放在程序包里進行說明

第一步：設(shè)計2輸入與非門，其VHDL源程序為nand_2.vhd;

第二步：元件聲明，放在程序包里，其VHDL源程序為mypkg.vhd;

第三步：元件例化，其VHDL源程序為mynand_4.vhd;作業(yè)題用一位D觸發(fā)器，利用元件例化語句實現(xiàn)4位移位寄存器。思路：（1）設(shè)計一位D觸發(fā)器的源程序文件shift_reg1.vhd。（2）用元件例化實現(xiàn)4位移位寄存器文件shift_reg4.vhd。RTL寄存器原理圖libraryieee;useieee.std_logic_1164.all;entityshift_reg1is

port(clk:in

std_logic;

D:in

std_logic;

Q:out

std_logic);endentity;architectureoneofshift_reg