芯片設(shè)計 CMOS模擬集成電路設(shè)計與仿真實例基于Cadence IC 617 課件 第9章 模-數(shù)轉(zhuǎn)換器

第九章

模-數(shù)轉(zhuǎn)換器芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC617第1頁/共34頁第9章模-數(shù)轉(zhuǎn)換器9.1模-數(shù)轉(zhuǎn)換器概述

9.1.1模-數(shù)轉(zhuǎn)換器的基本原理9.1.2模-數(shù)轉(zhuǎn)換器的性能參數(shù)9.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)9.2實例分析1：并行式模-數(shù)轉(zhuǎn)換器9.2.1并行式模-數(shù)轉(zhuǎn)換器設(shè)計與時域仿真9.2.2并行式模-數(shù)轉(zhuǎn)換器的頻域仿真9.3實例分析2：逐次逼近式模-數(shù)轉(zhuǎn)換器9.3.1逐次逼近式模-數(shù)轉(zhuǎn)換器設(shè)計與時域仿真9.3.2逐次逼近式模-數(shù)轉(zhuǎn)換器的頻域仿真9.4本章小結(jié)第2頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC617人類可以感知的信號基本都是模擬信號，若要將這些信號進行處理和傳輸，就需要轉(zhuǎn)換成易于存儲和計算的數(shù)字信號。模數(shù)轉(zhuǎn)換器是將模擬信號轉(zhuǎn)換成數(shù)字信號輸出的電路，其一般原理性框圖如下所示。第3頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1模-數(shù)轉(zhuǎn)換器概述模數(shù)轉(zhuǎn)換器是將模擬信號轉(zhuǎn)換成數(shù)字信號輸出，通常轉(zhuǎn)換為具有不同權(quán)重的二進制碼。其結(jié)構(gòu)主要由抗混疊濾波器（信號分量濾除）、采樣/保持電路（信號轉(zhuǎn)換）、量化電路（信號比較）、編碼電路（數(shù)字碼轉(zhuǎn)換）、時鐘及控制電路（時鐘及控制時序）來構(gòu)成。第4頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.1模-數(shù)轉(zhuǎn)換器的基本原理1、靜態(tài)性能參數(shù)（1）精度（2）失調(diào)誤差（3）增益誤差第5頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.2模-數(shù)轉(zhuǎn)換器的性能參數(shù)（4）微分非線性（5）積分非線性第6頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.2模-數(shù)轉(zhuǎn)換器的性能參數(shù)2、動態(tài)性能參數(shù)（1）信噪比（2）信噪失真比（3）無雜散動態(tài)范圍（4）總諧波失真（5）有效位數(shù)（6）優(yōu)值第7頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.2模-數(shù)轉(zhuǎn)換器的性能參數(shù)9.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)常用的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)主要有流水線式模數(shù)轉(zhuǎn)換器（Pipeline-ADC）、逐次逼近式模數(shù)轉(zhuǎn)換器（SAR-ADC）、并行式模數(shù)轉(zhuǎn)換器（Flash-ADC）、Sigma-Delta模數(shù)轉(zhuǎn)換器、時間交織型模數(shù)轉(zhuǎn)換器（TI-ADC）等結(jié)構(gòu)，其性能對比如下所示。第8頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6171．流水線式模數(shù)轉(zhuǎn)換器典型的流水線式模數(shù)轉(zhuǎn)換器中包含M級子ADC，每個子ADC具有獨立的采樣及量化電路，因此每級電路轉(zhuǎn)換時相互影響較小。第9頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)2．逐次逼近式模數(shù)轉(zhuǎn)換器逐次逼近式模數(shù)轉(zhuǎn)換器基于二進制搜索算法使輸出逐次逼近輸入的模擬信號。主要由采樣/保持電路（S/H）、數(shù)模轉(zhuǎn)換器（DAC）、比較器、時序邏輯控制電路組成，在某些應(yīng)用中還需要基準源等輔助電路。第10頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)3．并行式模數(shù)轉(zhuǎn)換器并行式模數(shù)轉(zhuǎn)換器是應(yīng)用于高速ADC的常用結(jié)構(gòu)之一。其結(jié)構(gòu)設(shè)計簡單，僅需要單相時鐘信號，高頻性能優(yōu)良；但是其所需要的比較器數(shù)目與分辨率成指數(shù)關(guān)系，因此電路的功耗、芯片面積等也與分辨率成近似指數(shù)關(guān)系。第11頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)4．Sigma-Delta模數(shù)轉(zhuǎn)換器Sigma-Delta模數(shù)轉(zhuǎn)換器屬于過采樣模數(shù)轉(zhuǎn)換器，通過過采樣技術(shù)和噪聲整形技術(shù)將信號帶寬內(nèi)的量化噪聲推向高頻頻帶，從而降低信號帶寬內(nèi)的噪聲，然后再通過數(shù)字濾波器將高頻噪聲信號去除，從而實現(xiàn)電路高精度的性能。第12頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)5．時間交織型模數(shù)轉(zhuǎn)換器時間交織型模數(shù)轉(zhuǎn)換器采用多個并行工作的模數(shù)轉(zhuǎn)換器對輸入信號進行量化，通過量化結(jié)果的適當(dāng)選通輸出，可以產(chǎn)生相當(dāng)于一個模數(shù)轉(zhuǎn)換器的結(jié)果，但其轉(zhuǎn)換速度提高數(shù)倍。第13頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.1.3模-數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)9.2實例分析1：并行式模數(shù)轉(zhuǎn)換器本節(jié)主要通過一個設(shè)計實例講解并行式模數(shù)轉(zhuǎn)換器的設(shè)計思想，基于CadenceADE完成電路的性能仿真，使讀者能夠清晰、全面地了解該電路的設(shè)計方法。其設(shè)計指標(biāo)具體為：

●電源電壓：1.8V

●有效位數(shù)：＞2.5bits

●采樣時鐘信號：500MHz

●輸出信號的信噪失真比：>15dB

●無雜散動態(tài)范圍：>20dB本例選擇使用CMOS180nm工藝來完成并行模數(shù)轉(zhuǎn)換器的設(shè)計和仿真。第14頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC617在CadenceADE中進行電路設(shè)計并完成電路的仿真，具體步驟如下：1、設(shè)計采樣保持電路。采用CMOS互補性開關(guān)，保證在整個輸入電壓范圍內(nèi)，導(dǎo)通電阻較為穩(wěn)定。第15頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真2、進行采樣保持電路的時域仿真。完成電源信號、時鐘信號、輸入信號的設(shè)置后，進行瞬態(tài)仿真，仿真結(jié)束后選取輸出端可得瞬態(tài)仿真結(jié)果如下圖所示，可以看出采樣保持電路工作正常。第16頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真3、比較器的建立與仿真比較器為四輸入比較器，主要由放大電路、鎖存電路及輸出整形緩沖器組成。第17頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真4、進行比較器的時域仿真。

完成電源信號，參考信號源、輸入信號的設(shè)置后，進行瞬態(tài)仿真，仿真結(jié)束后可得時域瞬態(tài)仿真結(jié)果如圖所示，可以看出比較器電路工作正常。第18頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真5、編碼電路的建立在并行式模數(shù)轉(zhuǎn)換器中，編碼器電路采用由異或門構(gòu)成的加法器，將溫度計碼轉(zhuǎn)換成輸出所需的二進制碼。第19頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真6、進行編碼器的時域功能仿真。

輸入信號T1的設(shè)置如圖所示，輸入信號T2的設(shè)置類似，只是將方波開始的時間推后2ns，進行瞬態(tài)仿真結(jié)果如圖所示，B0~B2是輸出信號，可以看出該加法器電路工作正常。第20頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真7、并行式模數(shù)轉(zhuǎn)換器電路的建立與仿真設(shè)計并行式模數(shù)轉(zhuǎn)換器電路，如圖所示，包括采樣保持電路、電阻串、比較器陣列、編碼電路及輸出緩沖器等。第21頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真8、進行并行式模數(shù)轉(zhuǎn)換器時域仿真。完成電源信號，參考信號源、輸入信號設(shè)置后，進行瞬態(tài)仿真，可得瞬態(tài)仿真結(jié)果如圖所示，可以看出模數(shù)轉(zhuǎn)換器電路工作正常。第22頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.2.1

并行式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真9.2.2并行式模數(shù)轉(zhuǎn)換器的頻域仿真在時域仿真的基礎(chǔ)上，還要進行頻域仿真，主要是為了驗證模數(shù)轉(zhuǎn)換器的動態(tài)性能。在進行頻域仿真時，輸入信號設(shè)置需符合奈奎斯特采樣要求，這里設(shè)置為249.51MHz的正弦信號。進行瞬態(tài)仿真后將結(jié)果進行頻譜分析，結(jié)果如圖所示，滿足精度和速度的要求。第23頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3實例分析2：逐次逼近式模數(shù)轉(zhuǎn)換器本節(jié)主要通過一個設(shè)計實例詳細講解逐次逼近式模數(shù)轉(zhuǎn)換器的設(shè)計思想，基于CadenceADE完成電路的性能仿真，使讀者能夠清晰、全面地了解該電路的設(shè)計方法。其設(shè)計指標(biāo)具體為：

●電源電壓：1.8V

●有效位數(shù)：＞7bits

●采樣時鐘信號：10MHz

●輸出信號的信噪失真比：>42dB

●無雜散動態(tài)范圍：>50dB本例選擇使用CMOS180nm工藝來完成逐次逼近式模數(shù)轉(zhuǎn)換器的設(shè)計和仿真。第24頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真1、設(shè)計采樣保持電路采用自舉開關(guān)，保證在整個輸入電壓范圍內(nèi)電路具有較好的線性度。第25頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC617第26頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6172、進行采樣保持電路的時域仿真。完成電源信號、時鐘信號（頻率10MHz的方波信號）、輸入信號（4.9MHz的正弦信號設(shè)置后，進行瞬態(tài)仿真結(jié)果如圖所示，可以看出自舉開關(guān)電路工作正常。9.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真3、設(shè)計比較器電路。比較器主要由動態(tài)預(yù)放大電路、鎖存電路及輸出整形緩沖器組成。第27頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真4、進行比較器的時域仿真。完成電源信號、輸入信號（0.9V直流、斜坡信號）的設(shè)置后，進行瞬態(tài)仿真結(jié)果如圖所示，可以看出比較器電路工作正常。第28頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真5、設(shè)計時序控制電路。時序控制電路產(chǎn)生同步時序邏輯控制信號，電路主要由D觸發(fā)器、反相器、或門等單元電路構(gòu)成，根據(jù)輸入時鐘信號產(chǎn)生采樣信號、比較器控制信號以及每一次電平轉(zhuǎn)換控制信號。第29頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真6、時序控制電路時域功能仿真。完成電源信號、輸入時鐘信號（周期為10ns的方波）設(shè)置后，進行瞬態(tài)仿真結(jié)果如圖所示，其中clkin為輸入信號，clks為采樣信號，clk1-clk8是控制電平切換的輸出信號，該時序電路符合電路要求。第30頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真7、設(shè)計逐次逼近式模數(shù)轉(zhuǎn)換器電路。電路主要由采樣保持電路、比較器、時序控制電路、由電容陣列構(gòu)成的數(shù)模轉(zhuǎn)換器以及相關(guān)控制開關(guān)構(gòu)成。第31頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真8、進行逐次逼近式模數(shù)轉(zhuǎn)換器電路的時域功能仿真。完成電源信號、輸入時鐘信號（周期為10ns的方波）、輸入信號（斜坡信號）的設(shè)置后，進行瞬態(tài)仿真結(jié)果如圖所示。第32頁/共34頁芯片設(shè)計——CMOS模擬集成電路設(shè)計與仿真實例：基于CadenceIC6179.3.1

逐次逼近式模數(shù)轉(zhuǎn)換器設(shè)計與時域仿真9.3.2逐次逼近式模數(shù)轉(zhuǎn)換器的頻域仿真在時域仿真的基礎(chǔ)上，對逐次逼近式模數(shù)轉(zhuǎn)換器進行頻域仿真，從而驗證電路的動態(tài)特性。在進行頻域仿真時，信號設(shè)置為4.94MHz的正弦信號，進行瞬態(tài)仿真后進行頻譜分析