VLSI碩士研究生復(fù)習(xí)題庫

/一.填空集成電路中的電阻分為金屬層電阻,多晶硅電阻和擴散電阻等.金屬層電阻的阻值只與該電阻的設(shè)計_________有關(guān);多晶硅電阻和擴散電阻的阻值除與該電阻的設(shè)計_________有關(guān)外還與導(dǎo)電區(qū)的___________有關(guān).MOS集成電路中的寄生電容大致可分為_______________,__________和__________三大部分.在MOS傳輸門中,NMOS管對_______電平傳輸有損耗,PMOS管對_______電平傳輸有損耗.高電平噪聲容限MNH表達為___________________,低電平噪聲容限MNL表達為___________________,噪聲容限MN表達為___________________。存儲器可以實現(xiàn)組合電路。若使用128X8bits的存儲體可實現(xiàn)___________個___________輸入的邏輯函數(shù)。CMOS與非門電路直流特性設(shè)計中,假設(shè)各管幾何尺寸相同和工藝參數(shù)不變,最惡劣情況將發(fā)生在NMOS管___________的狀態(tài)下,這時輸出_____電平最差.CMOS或非門電路直流特性設(shè)計中,假設(shè)各管幾何尺寸相同和工藝參數(shù)不變,最惡劣情況將發(fā)生在NMOS管___________的狀態(tài)下,這時輸出_____電平最差.在MOS集成電路的制造實現(xiàn)中，NMOS晶體管是在__________型的襯底材料上制成的；PMOS晶體管是在__________型的襯底材料上制成的。三態(tài)邏輯門電路的三種輸出狀態(tài)分別為高電平、____________和____________。當(dāng)NMOS晶體管的柵源電壓VGSn、漏源電壓VDSn滿足關(guān)系VDSn=VGSn時，該NMOS晶體管處于工作狀態(tài)。CMOS或非門電路時間特性設(shè)計中,假設(shè)各管幾何尺寸相同和工藝參數(shù)不變,將使脈沖波形的____沿變差。CMOS與非門電路時間特性設(shè)計中,假設(shè)各管幾何尺寸相同和工藝參數(shù)不變,將使脈沖波形的____沿變差。集成電路中的電阻分為金屬層電阻,多晶硅電阻和擴散電阻等.金屬層電阻的阻值只與該電阻的設(shè)計_________有關(guān);多晶硅電阻和擴散電阻的阻值除與該電阻的設(shè)計幾何尺寸有關(guān)外還與導(dǎo)電區(qū)的___________有關(guān).在CMOS傳輸門中,NMOS管對_______電平傳輸有損耗,PMOS管對_______電平傳輸有損耗.CMOS與非門電路直流特性設(shè)計中,假設(shè)各管幾何尺寸相同和工藝參數(shù)不變,最惡劣情況將發(fā)生在NMOS管___________的狀態(tài)下,這時輸出低電平最差.存儲器可以實現(xiàn)組合電路。若使用128X8bits的存儲體可實現(xiàn)8個______輸入的邏輯函數(shù)。在MOS集成電路的制造實現(xiàn)中，NMOS晶體管是在__________型的襯底材料上制成的；PMOS晶體管是在__________型的襯底材料上制成的。三態(tài)邏輯門電路的三種輸出狀態(tài)分別為高電平、____________和____________。二、簡答題：1、什么是數(shù)字集成電路設(shè)計的全定制方式、半定制方式和用戶自編程方式?他們各自有什么特點，適用范圍怎樣?2、什么是數(shù)字系統(tǒng)設(shè)計過程中邏輯功能仿真，它的意義是什么?3、什么是數(shù)字系統(tǒng)設(shè)計過程中的后仿真，它的意義是什么?(3分)4、什么是單位晶體管。單位晶體管在版圖與參比分析中的作用是什么？(5分)5、單位負載與單位驅(qū)動能力是怎樣表述的?(3分)6、單位負載與單位驅(qū)動能力在數(shù)字集成電路設(shè)計中有什么意義?(3分)7、數(shù)字集成電路的時延模型是怎樣表達的?各部份分別代表什么含義?8、從測試的角度考慮問題，在電路設(shè)計中應(yīng)采用什么樣的電路元件和電路結(jié)構(gòu)能有效地保證仿真和制成電路的有效測試。9、數(shù)字集成電路中，什么是信號邊沿歪斜？產(chǎn)生的原因是什么?10、數(shù)字集成電路中信號邊沿歪斜會產(chǎn)生什么不利影響，產(chǎn)生的原因是什么?(6分)11、信號邊沿歪斜會對數(shù)字集成電路產(chǎn)生什么不利影響，產(chǎn)生的原因是什么?12、改善信號邊沿歪斜的措施有哪些方法?這些方法的主要著眼點在哪里?13、關(guān)鍵時延路徑的基本概念是什么?對系統(tǒng)有哪些影響?14、噪聲容限的基本意義?表達形式?當(dāng)某邏輯器件的輸入輸出電平為：VOL=0.5V,VOH=2.7V,VIL=0.8V,VIH=2.0V,則噪聲容限值是多少。15、靜態(tài)同步系統(tǒng)的基本定義是什么?16、系統(tǒng)總線設(shè)計中對總線上的信號傳遞有什么規(guī)定?17、請畫出數(shù)字倒相器直流轉(zhuǎn)移特性曲線,并說明曲線中各參數(shù)的含義是什么?18、請畫出數(shù)字倒相器時間波形曲線,并說明曲線中各參數(shù)的含義與定義是什么?1、數(shù)字系統(tǒng)設(shè)計過程中邏輯功能仿真的意義是什么?2、什么是關(guān)鍵時延路徑?它對系統(tǒng)有哪些影響?3、靜態(tài)同步系統(tǒng)的基本定義是什么?4、噪聲容限的基本意義?當(dāng)某邏輯器件的輸入輸出電平為：VOL=0.5V,VOH=2.7V,VIL=0.8V,VIH=2.0V,則噪聲容限值是多少。5、系統(tǒng)總線設(shè)計中對總線上的信號傳遞有什么規(guī)定?三、選擇題數(shù)字倒相器輸入輸出直流電壓特性曲線如圖所示，曲線中有參數(shù)VOH、VOL、VTH、VIH、VIL。其中①VOH是指__________、②VIH是指_____________、③VTH是指___________、④VOL是指__________、⑤VIL是指__________。①（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平②（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平③（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平④（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平⑤（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平當(dāng)NMOS晶體管的柵源電壓VGSn、漏源電壓VDSn滿足關(guān)系0<VDSn<VGSn-VTn時，該晶體管處于①工作狀態(tài)；這時該晶體管的漏極電流表達為IDn=②______。①(A)截止區(qū)(B)線性導(dǎo)通區(qū)(C)有源導(dǎo)通區(qū)②(A)0(B)βn[(VGSn-VTn)VDSn?0.5VDSn2](C)0.5βn(VGSn-VTn)2當(dāng)NMOS晶體管的柵源電壓VGSn、漏源電壓VDSn滿足關(guān)系0<VGSn-VTn<VDSn時，該NMOS晶體管處于①工作狀態(tài)；這時該NMOS晶體管的漏極電流表達為IDn=______②。①（A）截止區(qū)（B）線性導(dǎo)通區(qū)（C）有源導(dǎo)通區(qū)（D）線性電阻區(qū)②（A）0（B）βn[(VGSn-VTn)VDSn?0.5VDSn2]（C）0.5βn(VGSn-VTn)2NMOS晶體管的襯底應(yīng)連接在①_________；NMOS晶體管的源極應(yīng)連接在②_________。①（A）電源正極（B）電源負極（C）漏極（D）無連接②（A）電路高電位點（B）電路低電位點（C）漏極（D）無連接PMOS晶體管的源極應(yīng)連接在_____________或_____________。電路高電位（B）電源負極（C）漏極（D）無連接（A）電源正極（B）電源負極（C）漏極（D）無連接在靜態(tài)CMOS數(shù)字邏輯電路中，基本邏輯門都具有倒相（非）輸出的特點，該特點是因________產(chǎn)生的。（A）有專門設(shè)計的倒相器（B）電路結(jié)構(gòu)（C）NMOS連接（D）PMOS連接在CMOS集成電路的設(shè)計中，單位負載是指____________。（A）1Ω電阻（B）1F電容（C）最小尺寸MOS晶體管的柵極表現(xiàn)出的阻抗（D）最小尺寸CMOS邏輯門輸入端表現(xiàn)出的阻抗在CMOS集成電路的制造工藝中有一種稱為P阱工藝的制造過程，該工藝是在N型襯底材料上制出P型擴散區(qū)（P阱），然后在N型襯底和P型擴散區(qū)（P阱）上制成不同的晶體管。問在N型襯底上制成的是__________①；PMOS晶體管是在P型擴散區(qū)（P阱）上制成的是__________②；N型襯底應(yīng)連接到_______③而P型擴散區(qū)（P阱）應(yīng)連接到___________④。①(A)NMOS晶體管(B)PMOS晶體管(C)雙極性晶體管BJT(D)結(jié)型場效應(yīng)管JFET②(E)NMOS晶體管(F)PMOS晶體管(G)雙極性晶體管BJT(H)結(jié)型場效應(yīng)管JFET③(I)源極(J)漏極(K)電源正極（L）電源負極④(M)源極(N)漏極(O)電源正極（P）電源負極我們知道電子的表面遷移率μn與空穴的表面遷移率μp是不同的，從估算的角度看，比值μn/μp=_______________。(A)1.5(B)2(C)2.5(D)3在開關(guān)邏輯電路中，串聯(lián)的多只NMOS晶體管代表了_______①邏輯關(guān)系，并聯(lián)的多只NMOS晶體管代表了___________②邏輯關(guān)系；在靜態(tài)CMOS數(shù)字邏輯電路中與串聯(lián)的NMOS晶體管相對應(yīng)的PMOS晶體管應(yīng)是______③連接關(guān)系，與并聯(lián)的NMOS晶體管相對應(yīng)的PMOS晶體管應(yīng)是________④連接關(guān)系，①(A)與(B)或(C)與非(D)或非②(E)與(F)或(G)與非(H)或非③(I)串聯(lián)(J)并聯(lián)(K)無連接(L)任意連接④(M)串聯(lián)(N)并聯(lián)(O)無連接(P)任意連接輸入輸出直流電壓特性曲線1.數(shù)字倒相器輸入輸出直流電壓特性曲線如圖所示，曲線中有參數(shù)VOH、VOL、VTH、VIH、VIL。其中①VOH是指__________、②VIH是指_____________、③VTH是指___________、④VOL是指__________、⑤VIL是指__________。輸入輸出直流電壓特性曲線①（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平②（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平③（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平④（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平⑤（A）最小輸出高電平（B）最大輸出低電平（C）最小輸入高電平（D）邏輯門閾值電壓（E）最大輸入低電平2．當(dāng)NMOS晶體管的柵源電壓VGSn、漏源電壓VDSn滿足關(guān)系0<VDSn<VGSn-VTn時，該晶體管處于①工作狀態(tài)；這時該晶體管的漏極電流表達為IDn=②______。①(A)截止區(qū)(B)線性導(dǎo)通區(qū)(C)有源導(dǎo)通區(qū)②(A)0(B)βn[(VGSn-VTn)VDSn?0.5VDSn2](C)0.5βn(VGSn-VTn)23．NMOS晶體管的襯底應(yīng)連接在①_________；NMOS晶體管的源極應(yīng)連接在②_________。①（A）電源正極（B）電源負極（C）漏極（D）無連接②（A）電路高電位點（B）電路低電位點（C）漏極（D）無連接4．在靜態(tài)CMOS數(shù)字邏輯電路中，基本邏輯門都具有倒相（非）輸出的特點，該特點是因________產(chǎn)生的。（A）有專門設(shè)計的倒相器（B）電路結(jié)構(gòu)（C）NMOS連接（D）PMOS連接、四、電路分析與設(shè)計1．耗盡型負載NMOS倒相器電路如圖示,要求a.確定輸入Vi從低電平變化到高電平時,各管直流工作狀態(tài)變化的邊界條件,并列出相應(yīng)的電路方程式.b.確定該倒相器輸出時間波形的上升時間特性.(只考慮負載電容CL的影響)2.增強型負載NMOS倒相器電路如圖示,N1、N2都是增強型NMOS管。要求：a.確定輸入Vin從低電平變化到高電平時,各管直流工作狀態(tài)變化的邊界條件,并列出相應(yīng)的電路方程式。確定輸出Vout的高電平電壓和低電平電壓b.確定該倒相器輸出時間波形的上升時間特性.(假設(shè)：IDN1>>IDN2，同時只考慮負載電容CL的影響)3.已知下圖中的(a)圖是一個未完成的CMOS二輸入與非門的局部電路；(b)圖是一個未完成的CMOS二輸入或非門的局部電路。虛線框內(nèi)表示的是未完成的電路部分。請在各自的圖中完成尚未完成的電路部分。4.畫出CMOS倒相器電路。確定輸入Vin從低電平變化到高電平時,各管直流工作狀態(tài)變化的邊界條件,并列出相應(yīng)的電路方程式。5.CMOS傳輸門電路如圖所示.①試確定該電路完成的功能；②為信號端Ａ、Ｂ、Ｃ賦以特定的信號要求，使得在輸出端分別獲得二輸入與功能以與二輸入或功能；③對求得的二輸入與功能以與二輸入或電路畫出最簡晶體管級電路圖。6.CMOS傳輸門組成的電路如圖示，假設(shè)Vcl(0)=0v,現(xiàn)在輸入端A加一理想的脈沖源，CTL,CTL’施