8-6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)

1Cadence是一個(gè)大型EDA軟件，它幾乎可以完成電子設(shè)計(jì)的方方面面包括ASIC設(shè)計(jì),FPGA設(shè)計(jì)和PCB設(shè)計(jì)。與眾所周知的EDA軟件Synopsys相比Cadence的綜合工具略為遜色，然而Cadence在仿真電路圖設(shè)計(jì)自動(dòng)布局布線版圖設(shè)計(jì)及驗(yàn)證等方面卻有著絕對(duì)的優(yōu)勢(shì)。Cadence與Synopsys的結(jié)合可以說(shuō)是EDA設(shè)計(jì)領(lǐng)域的黃金搭檔。Cadence包含的工具較多，幾乎包括了EDA設(shè)計(jì)的方方面面。8.6 基于Cadence平臺(tái)的IC設(shè)計(jì)28.6 基于Cadence平臺(tái)的IC設(shè)計(jì)8.6.1版圖設(shè)計(jì)的環(huán)境8.6.2原理圖編輯與仿真8.6.3版圖編輯與驗(yàn)證8.6.4CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例

3UNIX基本命令A(yù)boutSystemlogin,logout,exitpasswd,date,hostid,hostnamewhoami,manAboutprocessps,kill4UNIX基本命令A(yù)boutEnviromentumask022,source,alias,unalias,set,unset.cshrcAboutDirectoryandfilescd,ls,mkdir,pwd,rm–r,rm,mv,chmodcp,grep,find,viAboutNetworkftp5Full-custom設(shè)計(jì)系統(tǒng)環(huán)境完整的Full-custom設(shè)計(jì)環(huán)境包含設(shè)計(jì)資料庫(kù)-CadenceDesignFrameworkII電路編輯環(huán)境-Texteditor/Schematiceditor電路仿真工具–Spice/Spectre版圖設(shè)計(jì)工具-Cadencevirtuoso/(Ledit)版圖驗(yàn)證工具–Diva/Assura/Calibre/dracula系統(tǒng)環(huán)境工作站與unix-based操作系統(tǒng)PC與windows操作系統(tǒng)（非主流）6

課程將主要介紹和實(shí)踐Cadence以下工具的使用：電路圖設(shè)計(jì)工具Composer電路模擬工具AnalogArtist版圖設(shè)計(jì)工具VirtuosoLayoutEditor版圖驗(yàn)證工具Diva/Assura/Calibre/dracula7與Cadence有關(guān)的幾個(gè)重要文件.cshrcshell環(huán)境設(shè)定執(zhí)行檔.cdsinitCadence環(huán)境設(shè)定檔cds.libCadence環(huán)境資料庫(kù)路徑設(shè)定檔display.drfCadenceLayouteditor顏色圖樣設(shè)定檔Technologyfile包含與工藝相關(guān)的參數(shù)8Cadence的文件組織Cadence啟動(dòng)目錄LibraryDirectoryCellDirectoryViewDirectory定義在cds.lib中icfb&9ExplainCellViews108.6 基于Cadence平臺(tái)的IC設(shè)計(jì)8.6.1版圖設(shè)計(jì)的環(huán)境8.6.2原理圖編輯與仿真8.6.3版圖編輯與驗(yàn)證8.6.4CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例

11原理圖編輯與仿真流程1.建庫(kù)2.建底層單元3.電路圖輸入4.設(shè)置電路元件屬性5.Check&Save生成symbol7.原理圖仿真or導(dǎo)出網(wǎng)表121.建庫(kù)在~/project目錄下啟動(dòng)Cadence:icfb&選擇CIW中的菜單：File->New->Library…指定庫(kù)名、路徑和工藝文件或直接利用前面已經(jīng)建好的library:lab13

CIW(CommandInterpreterWindow)Cadence工具的集中控制窗口輸入域命令提示行鼠標(biāo)按紐提示輸出域菜單欄Log文件窗口號(hào)14增加設(shè)計(jì)所需的基本庫(kù)在cds.lib里加入：INCLUDE/net/eda450/disk1/cadence/IC4.46/share/cdssetup/cds.lib152.創(chuàng)建基本單元選擇CIW中的File->New->CellView…選擇libraryname:lab輸入cellname:and2選擇Tool:Composer-schematic，這時(shí)Viewname自動(dòng)變?yōu)?schematic按OK進(jìn)入schematiceditor16快速操作圖示CheckandSaveHotkey按此選擇library:cell:viewSchematiceditorwindow173.電路圖輸入基本元件：analogLib庫(kù)中nmos/pmos（襯底與源端短接）；nmos4/pmos4（含襯底端）；vdd（電源）；gnd（地）……184.定義元件屬性選中元件按‘q’鍵定義元件參數(shù)器件的CDF屬性對(duì)應(yīng)于HSPICE模型中的各屬性，InstanceName對(duì)應(yīng)網(wǎng)單中的元件名，ModelName對(duì)應(yīng)網(wǎng)單中的模型名195.電路檢查與保存點(diǎn)擊check&save按鈕錯(cuò)誤內(nèi)容：CIW窗口會(huì)顯示錯(cuò)誤說(shuō)明。節(jié)點(diǎn)懸空輸出短路輸入開(kāi)路206.自動(dòng)創(chuàng)建symbol選擇COMPOSER的菜單：Design->CreateCellview->FromCellview…彈出窗口中已自動(dòng)設(shè)置好library:cellview，檢查無(wú)誤OK21自動(dòng)創(chuàng)建symbol設(shè)置PIN的名字和位置按OK后自動(dòng)依據(jù)schematic建立一個(gè)簡(jiǎn)單的symbol；你也可以修改pin的位置227.原理圖仿真在電路圖窗口中選擇Tools->AnalogEnvironment彈出AnalogDesignEnvironment窗口23Spectre

模擬器在Setup->Simulator/Directory/Host中選擇模擬器spectre在Setup->Modellibrary中添加工藝庫(kù)在Analyses->Choose中選擇仿真類型24仿真結(jié)果顯示點(diǎn)擊Simulation->NetlistandRun進(jìn)行仿真選擇Results->Directplot彈出波形顯示窗口258.6 基于Cadence平臺(tái)的IC設(shè)計(jì)8.6.1版圖設(shè)計(jì)的環(huán)境8.6.2原理圖編輯與仿真8.6.3版圖編輯與驗(yàn)證8.6.4CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例

26Cadence版圖設(shè)計(jì)流程1.新建一個(gè)library/cell/view2.進(jìn)行cell的版圖編輯3.版圖驗(yàn)證4.寄生提取與后仿真5.導(dǎo)出GDSII文件271.新建一個(gè)library/cell/view建新的designlibrary：lab點(diǎn)擊Filenewlibrary彈出newlibrary窗口在name框鍵lab，右邊選attachtoanexistingtechfile在彈出的窗口中選工藝庫(kù):chrt35rf在lab下建立一個(gè)cellview：inv:layout點(diǎn)擊Filenewcellview彈出createnewfile窗口Libraryname:lab;cellname:inv;tool:選virtuoso28鼠標(biāo)的位置與上一點(diǎn)的相對(duì)位置目前的command放大縮小的快速圖示修改、移動(dòng)及復(fù)制的快速圖示量尺寸的快速圖示這些是編輯時(shí)的快速圖示，也可以使用hotkey，在編輯時(shí)可以配合shift做加選及ctrl做少選

Layouteditorwindow菜單項(xiàng)292.版圖編輯操作選取版圖的層矩形(recangle)、線(path)標(biāo)尺(ruler)的使用圖形尺寸調(diào)整(stretch)圖形的移動(dòng)和旋轉(zhuǎn)圖形的復(fù)制，刪除圖形屬性修改303.版圖驗(yàn)證由于加工過(guò)程中的一些偏差，版圖設(shè)計(jì)需滿足工藝廠商提供的設(shè)計(jì)規(guī)則要求，以保證功能正確和一定的成品率DRC：Designrulecheck版圖設(shè)計(jì)不得改變電路設(shè)計(jì)內(nèi)容，如元件參數(shù)和元件間的連接關(guān)系，因此要做版圖與電路圖的一致性檢查L(zhǎng)VS：Layoutvs.SchematicLayoutverifytool:Assura/Diva/Calibre314.寄生提取與后仿真實(shí)際的電路具有寄生效應(yīng)，將會(huì)對(duì)原電路造成特性上的改變，完整的設(shè)計(jì)應(yīng)考慮版圖設(shè)計(jì)后的寄生影響實(shí)際電路仿真的精度取決于寄生模型的準(zhǔn)確度寄生提取LPE：LayoutParasiticExtraction寄生提取后的網(wǎng)表包含大量的雜散元件，使后仿真時(shí)間增加，可采用devicereduction來(lái)解決Layoutparasiticextractiontool:dracula325.導(dǎo)出GDSII文件將版圖數(shù)據(jù)轉(zhuǎn)換成稱之為GDS-II格式的碼流數(shù)據(jù)導(dǎo)出GDSII文件CIW窗口，點(diǎn)擊FileExportstream…彈出streamout窗口點(diǎn)擊librarybrowser，選擇lab:drclvs:layout在OutputFile中填寫(xiě)目錄./verifyOK338.6 基于Cadence平臺(tái)的IC設(shè)計(jì)8.6.1版圖設(shè)計(jì)的環(huán)境8.6.2原理圖編輯與仿真8.6.3版圖編輯與驗(yàn)證8.6.4CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例

34實(shí)例：CMOS差動(dòng)放大器版圖設(shè)計(jì)

圖8.63畫(huà)L型金屬線作