數(shù)字電子技術(shù)第5章

寄存器計(jì)數(shù)器時(shí)序邏輯電路的分析

第5章時(shí)序邏輯電路主要要求：

掌握同步時(shí)序邏輯電路的分析方法，了解異步時(shí)序邏輯電路的分析方法。理解時(shí)鐘方程、驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等概念及求取方法。5.1

時(shí)序邏輯電路的分析時(shí)序邏輯電路的特點(diǎn)任何時(shí)刻的輸出不僅取決于該時(shí)刻的輸入信號，而且與電路原有的狀態(tài)有關(guān)。邏輯功能特點(diǎn)：電路結(jié)構(gòu)特點(diǎn)：由存儲電路和組合邏輯電路組成。5.1.1時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路的類型同步時(shí)序邏輯電路異步時(shí)序邏輯電路所有觸發(fā)器的時(shí)鐘端連在一起。所有觸發(fā)器在同一個(gè)時(shí)鐘脈沖

CP控制下同步工作。時(shí)鐘脈沖

CP只觸發(fā)部分觸發(fā)器，其余觸發(fā)器由電路內(nèi)部信號觸發(fā)。因此，觸發(fā)器不在同一時(shí)鐘作用下同步工作。將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中所得到的方程

1.根據(jù)給定的電路，寫出它的輸出方程和驅(qū)動(dòng)方程，并求

狀態(tài)方程。

時(shí)序電路的輸出邏輯表達(dá)式。各觸發(fā)器輸入信號的邏輯表達(dá)式。2.

列狀態(tài)轉(zhuǎn)換真值表。簡稱狀態(tài)轉(zhuǎn)換表，是反映電路狀態(tài)轉(zhuǎn)換的規(guī)律與條件的表格。

方法：將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，從而列出狀態(tài)轉(zhuǎn)換表。如現(xiàn)態(tài)起始值已給定，則從給定值開始計(jì)算。如沒有給定，則可設(shè)定一個(gè)現(xiàn)態(tài)起始值依次進(jìn)行計(jì)算。3.分析邏輯功能。

根據(jù)狀態(tài)轉(zhuǎn)換真值表來說明電路邏輯功能。

4.畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。

用圓圈及其內(nèi)的標(biāo)注表示電路的所有穩(wěn)態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁的標(biāo)注表示狀態(tài)轉(zhuǎn)換的條件，從而得到的狀態(tài)轉(zhuǎn)換示意圖。在時(shí)鐘脈沖

CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。

基本步驟：5.1.2時(shí)序邏輯電路的分析方法1.根據(jù)給定的電路，寫出它的輸出方程和驅(qū)動(dòng)方程，并求

狀態(tài)方程。

2.

列狀態(tài)轉(zhuǎn)換真值表。3.分析邏輯功能。

4.畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖?！纠?.1.1】

試分析圖示時(shí)序邏輯電路的邏輯功能。解：這是時(shí)鐘

CP下降沿觸發(fā)的同步時(shí)序電路，分析如下：

分析舉例分析時(shí)不必考慮時(shí)鐘信號。（1）

寫相關(guān)方程式J1

=Q0n

，K1=Q2n

Q0n

時(shí)鐘方程Z=Q1Q0J0

=K0=1

輸出方程驅(qū)動(dòng)方程CP0=CP1=CP↓（2）

求各個(gè)觸發(fā)器的狀態(tài)方程JK觸發(fā)器特性方程為將對應(yīng)驅(qū)動(dòng)方程代入特性方程，得狀態(tài)方程將現(xiàn)態(tài)代入狀態(tài)方程求次態(tài)：將新狀態(tài)作現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。3.求出對應(yīng)狀態(tài)值設(shè)電路初始狀態(tài)為Q1Q0=00，則

CPZ0

00

0101

01

1002

10

1103

11

001將現(xiàn)態(tài)代入輸出方程求Z一直計(jì)算到狀態(tài)進(jìn)入循環(huán)為止畫狀態(tài)圖如圖（a）和時(shí)序圖（b）

（4）邏輯功能分析：當(dāng)Q1Q0=11時(shí)，輸出Z=1；當(dāng)取其它值時(shí)，輸出Z=0；在一個(gè)循環(huán)過程中，Z=1只出現(xiàn)一次，故為進(jìn)位輸出信號。所以，此電路是帶進(jìn)位輸出的同步4進(jìn)制加法計(jì)數(shù)器電路。隨著CP脈沖的遞增，不論從電路輸出的哪一個(gè)狀態(tài)開始，觸發(fā)器輸出的變化都會進(jìn)入同一個(gè)循環(huán)過程N(yùn)進(jìn)制計(jì)數(shù)器同時(shí)也是一個(gè)N分頻器，所謂分頻就是降低頻率【例5.1.2】圖所示電路是異步時(shí)序邏輯電路的邏輯圖，試分析它的邏輯功能。解：圖中所有觸發(fā)器的CP沒有連接在一起，所以該電路是異步時(shí)序邏輯電路。分析舉例（1）

寫相關(guān)方程式

時(shí)鐘方程驅(qū)動(dòng)方程

輸出方程（2）

求各個(gè)觸發(fā)器的狀態(tài)方程JK觸發(fā)器特性方程為將對應(yīng)驅(qū)動(dòng)方程代入特性方程，得狀態(tài)方程3.求出對應(yīng)狀態(tài)值設(shè)電路初始狀態(tài)為Q3Q2Q1Q0=0000

現(xiàn)態(tài)次態(tài)時(shí)鐘

0000

0001

0001

0001

0010

1011

0010

0011

0001

0011

0100

1111

0100

0101

0001

0101

0110

1011

0110

0111

0001

0111

1000

1111

1000

1001

0001

1001

0000

1011

1010

1011

0001

1011

0100

1111

1100

1101

0001

1101

0100

1011

1110

1111

0001

1111

0000

1111當(dāng)某觸發(fā)器時(shí)鐘條件滿足時(shí)，計(jì)算其狀態(tài)方程的值；觸發(fā)器時(shí)鐘沒有到來時(shí)，則不用計(jì)算其狀態(tài)方程的值，保持原有狀態(tài)。畫狀態(tài)圖和時(shí)序圖

（4）邏輯功能分析：由狀態(tài)圖和時(shí)序圖可知，該電路是十進(jìn)制計(jì)數(shù)器，或10分頻器。隨著CP脈沖的遞增，不論從電路輸出的哪一個(gè)狀態(tài)開始，觸發(fā)器輸出的變化都會進(jìn)入同一個(gè)循環(huán)過程1010至1111在計(jì)數(shù)循環(huán)外，但可以進(jìn)入計(jì)數(shù)循環(huán)，稱為自啟動(dòng)5.2

寄存器

了解集成移位寄存器的應(yīng)用。主要要求：理解寄存器和移位寄存器的作用和工作原理。一．?dāng)?shù)據(jù)寄存器

寄存器是存放數(shù)據(jù)的電路，移位寄存器不但可存放數(shù)據(jù)，而且在移位脈沖作用下，寄存器中的數(shù)據(jù)可根據(jù)需要向左或向右移位。寄存器是數(shù)字系統(tǒng)中常用的基本邏輯部件。1.雙拍式數(shù)據(jù)寄存器5.2.1寄存器功能及使用方法雙拍式數(shù)據(jù)寄存器在接收輸入數(shù)據(jù)時(shí)，需要兩拍才能完成。第一拍，在接收數(shù)據(jù)前，送入清零負(fù)脈沖至觸發(fā)器的置零端端，使觸發(fā)器輸出為零，完成輸出清零功能。第二拍，觸發(fā)器清零后，當(dāng)接收脈沖為高電平“1”有效時(shí)，輸入數(shù)據(jù)D2D1D0經(jīng)與非門送至對應(yīng)觸發(fā)器而寄存下來，在第二拍完成接收數(shù)據(jù)任務(wù)。雙拍式3位數(shù)據(jù)寄存器2.單拍式數(shù)據(jù)寄存器單拍式數(shù)據(jù)寄存器接受寄存數(shù)據(jù)只需一拍即可，不必先進(jìn)行清零。當(dāng)接收脈沖CP有效時(shí)，輸入數(shù)據(jù)直接存入觸發(fā)器。二、移位寄存器在控制信號作用下，可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。雙向移位寄存器單向移位寄存器左移寄存器右移寄存器每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向右移動(dòng)1位。每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向左移動(dòng)1位。Shiftregister用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。1.

單向移位寄存器的結(jié)構(gòu)與工作原理右移輸入D0D1D3DID2右移輸出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖CP右移位寄存器由

D

觸發(fā)器構(gòu)成。在CP上升沿作用下，串行輸入數(shù)據(jù)DI逐步被移入

FF0中；同時(shí)，數(shù)據(jù)逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移輸入D0Q0右移輸出D1D2D3Q1Q2Q31D1D1D1D

單向移位寄存器的結(jié)構(gòu)與工作原理設(shè)串行輸入數(shù)碼DI=1011，電路初態(tài)為

Q3Q2Q1Q0=0000?？梢?，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖在4個(gè)移位脈沖作用下，串行輸入的4位數(shù)碼

1011全部存入寄存器，并由Q3、Q2、Q1和Q0并行輸出。舉例說明工作原理10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖工作原理舉例說明再輸入4個(gè)移位脈沖時(shí)，串行輸入數(shù)據(jù)1011將從Q3端串行輸出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖1從

Q3端取出0從

Q3端取出1從

Q3端取出1從

Q3端取出左移位寄存器左移輸入移位脈沖2.

集成雙向移位寄存器CT74LS194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D3三.

集成雙向移位寄存器

74LS194Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脈沖輸入端右移串行數(shù)碼輸入端并行數(shù)碼輸入端左移串行數(shù)碼輸入端工作方式控制端M1M0=00時(shí)，保持功能。M1M0=01時(shí)，右移功能。M1M0=10時(shí)，左移功能。M1M0=11時(shí)，并行置數(shù)

功能。并行數(shù)據(jù)輸出端，從高位到低位依次為Q3~Q0。異步置0端低電平有效74LS194的功能表d0000×保持××××××01左移輸入00Q3Q2Q1×××××11左移輸入11Q3Q2Q1×××××1011右移輸入0Q2Q1Q00××××0×101右移輸入1Q2Q1Q01××××1×101并行置數(shù)d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說明輸出輸入Q3Q2Q1Q0M1M0DSLDSRCPCR74LS194D3D2D1D0CR3.移位寄存器的應(yīng)用一.實(shí)現(xiàn)數(shù)據(jù)傳輸方式的改變5.2.2寄存器應(yīng)用舉例M1M0

在數(shù)字電路中，數(shù)據(jù)的傳送方式有串行和并行兩種，而移位寄存器可實(shí)現(xiàn)數(shù)據(jù)傳送方式的轉(zhuǎn)換。如圖所示，74LS194可將串行輸入轉(zhuǎn)換為并行輸出。二.構(gòu)成移位型計(jì)數(shù)器1.環(huán)形計(jì)數(shù)器

單向移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個(gè)閉合的環(huán)

實(shí)現(xiàn)環(huán)形計(jì)數(shù)器時(shí)，必須設(shè)置適當(dāng)?shù)某鯌B(tài)，且初始狀態(tài)不能完全為“1”或“0”，這樣電路才能實(shí)現(xiàn)計(jì)數(shù)，如圖所示電路初態(tài)為0100。2.扭環(huán)形計(jì)數(shù)器單向移位寄存器的串行輸入端和串行反相輸出端相連，構(gòu)成一個(gè)閉合的環(huán)

實(shí)現(xiàn)扭環(huán)計(jì)數(shù)器時(shí)，不必設(shè)置初態(tài)。設(shè)初態(tài)為0000，電路狀態(tài)循環(huán)變化，循環(huán)過程包括八個(gè)狀態(tài)，可實(shí)現(xiàn)8進(jìn)制計(jì)數(shù)。此電路可用于彩燈控制。5.3計(jì)數(shù)器

主要要求：

理解常用集成二進(jìn)制和十進(jìn)制計(jì)數(shù)器的功能及其應(yīng)用。

掌握二進(jìn)制計(jì)數(shù)器的組成和工作原理。

掌握利用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法。理解計(jì)數(shù)器的分類，理解計(jì)數(shù)器的計(jì)數(shù)規(guī)律。5.3.1計(jì)數(shù)器功能分類及基本原理

計(jì)數(shù)器是數(shù)字系統(tǒng)中應(yīng)用場合最多的時(shí)序邏輯電路，它不僅能用于對時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，而且還常用于數(shù)字系統(tǒng)的定時(shí)、延時(shí)、分頻以及構(gòu)成節(jié)拍脈沖發(fā)生器等。計(jì)數(shù)器分類如下：按時(shí)鐘控制方式不同分異步計(jì)數(shù)器同步計(jì)數(shù)器同步計(jì)數(shù)器比異步計(jì)數(shù)器的速度快得多。按計(jì)數(shù)增減分加法計(jì)數(shù)器

減法計(jì)數(shù)器

加/

減計(jì)數(shù)器(又稱可逆計(jì)數(shù)器)

對計(jì)數(shù)脈沖作遞增計(jì)數(shù)的電路。對計(jì)數(shù)脈沖作遞減計(jì)數(shù)的電路。

在加

/

減控制信號作用下，可遞增也可遞減計(jì)數(shù)的電路。

按計(jì)數(shù)長度分

按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路

按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路

二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器(又稱N進(jìn)制計(jì)數(shù)器)

二進(jìn)制和十進(jìn)制以外的計(jì)數(shù)器一．異步二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器是指計(jì)數(shù)長度為2n的計(jì)數(shù)器，n是計(jì)數(shù)器電路中觸發(fā)器的個(gè)數(shù)。5.3.2二進(jìn)制計(jì)數(shù)器（1）

寫相關(guān)方程式J1

=1，K1=1，J2

=1，K2=1J0

=K0=1驅(qū)動(dòng)方程

時(shí)鐘方程CP0=CP↓CP1=Q0↓CP2=Q1↓（2）

求各個(gè)觸發(fā)器的狀態(tài)方程JK觸發(fā)器特性方程為將對應(yīng)驅(qū)動(dòng)方程代入特性方程，得狀態(tài)方程3.求出對應(yīng)狀態(tài)值，列狀態(tài)表如下

時(shí)鐘現(xiàn)態(tài)次態(tài)CP

1

000

001

2

001

010

3

010

011

4

011

100

5

100

101

6

101

110

7

110

111

8

111

000畫狀態(tài)圖如圖（a）和時(shí)序圖（b）

（4）邏輯功能分析：從狀態(tài)圖可知隨著CP脈沖的遞增，觸發(fā)器輸出Q2Q1Q0值是遞增的，經(jīng)過8個(gè)CP脈沖完成一個(gè)循環(huán)過程。此電路是異步3位二進(jìn)制（或1位八進(jìn)制）加法計(jì)數(shù)器。二．同步二進(jìn)制計(jì)數(shù)器（1）

寫相關(guān)方程式

時(shí)鐘方程CP0=CP1=CP2=CP↓驅(qū)動(dòng)方程（2）

求各個(gè)觸發(fā)器的狀態(tài)方程JK觸發(fā)器特性方程為將對應(yīng)驅(qū)動(dòng)方程代入特性方程，得狀態(tài)方程3.求出對應(yīng)狀態(tài)值

CP1

000

1112

111

1103

110

1014

101

1005

100

0116

011

0107

010

0018

001

000畫狀態(tài)圖如圖所示

（4）邏輯功能分析：從狀態(tài)圖可知隨著CP脈沖的遞增，觸發(fā)器輸出Q2Q1Q0值是遞減的，且經(jīng)過8個(gè)CP脈沖完成一個(gè)循環(huán)過程。所以，此電路是一個(gè)同步3位二進(jìn)制（或1位八進(jìn)制）減法計(jì)數(shù)器。三．同步計(jì)數(shù)器與異步計(jì)數(shù)器的區(qū)別從電路繁簡來看，同步計(jì)數(shù)器電路復(fù)雜，異步計(jì)數(shù)器電路簡單。從速度角度看，同步計(jì)數(shù)器的計(jì)數(shù)速度快。例如在異步3位二進(jìn)制計(jì)數(shù)器中，輸出從111變?yōu)?00時(shí)，就需要3個(gè)觸發(fā)器的延遲時(shí)間才能穩(wěn)定下來；而同步3位二進(jìn)制計(jì)數(shù)器中的各個(gè)觸發(fā)器只要經(jīng)過一個(gè)觸發(fā)器的延遲時(shí)間就能穩(wěn)定下來，所以同步計(jì)數(shù)器的計(jì)數(shù)速度比異步計(jì)數(shù)器快得多。從穩(wěn)定性來看，同步計(jì)數(shù)器較異步計(jì)數(shù)器穩(wěn)定。異步計(jì)數(shù)器在計(jì)數(shù)過程中存在過渡狀態(tài)，容易出現(xiàn)因觸發(fā)器先后翻轉(zhuǎn)而產(chǎn)生的干擾毛刺，造成計(jì)數(shù)錯(cuò)誤。一．異步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器是指計(jì)數(shù)長度為10的計(jì)數(shù)器。從觸發(fā)器翻轉(zhuǎn)時(shí)序不同可分為異步十進(jìn)制計(jì)數(shù)器和同步十進(jìn)制計(jì)數(shù)器。5.3.3十進(jìn)制計(jì)數(shù)器

【例5．1．2】中所分析的電路即為異步十進(jìn)制加法計(jì)數(shù)器。

按此則返回【例5．1．2】二．同步十進(jìn)制加法計(jì)數(shù)器（1）

寫相關(guān)方程式

時(shí)鐘方程CP0=CP1=

CP2=CP3=CP↓J0

=K0=1驅(qū)動(dòng)方程（2）

求各個(gè)觸發(fā)器的狀態(tài)方程JK觸發(fā)器特性方程為輸出方程將對應(yīng)驅(qū)動(dòng)方程代入特性方程，得狀態(tài)方程3.求出對應(yīng)狀態(tài)值，列狀態(tài)表如下

現(xiàn)態(tài)次態(tài)輸出現(xiàn)態(tài)次態(tài)輸出ZZ

0000

0001

0

1000

1001

0

0001

0010

0

1001

0000

1

0010

0011

0

1010

1011

0

0011

0100

0

1011

0010

1

0100

0101

0

1100

1101

0

0101

0110

0

1101

0010

1

0110

0111

0

1110

1111

0

0111

1000

0

1111

0000

1畫狀態(tài)圖如圖（a）和時(shí)序圖（b）

（4）邏輯功能分析：由狀態(tài)圖或時(shí)序圖可知，該電路是一個(gè)同步十進(jìn)制加法計(jì)數(shù)器。除二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器外，其它進(jìn)制計(jì)數(shù)器則稱為任意進(jìn)制，即N進(jìn)制計(jì)數(shù)器。N進(jìn)制計(jì)數(shù)器也分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。5.3.4N進(jìn)制計(jì)數(shù)器前面分析過的【例5.1.1】是一個(gè)同步四進(jìn)制計(jì)數(shù)器。

按此則返回【例5．1．1】圖所示為異步五進(jìn)制計(jì)數(shù)器一．中規(guī)模集成計(jì)數(shù)器1.常用異步集成計(jì)數(shù)器74LS2905.3.5計(jì)數(shù)器應(yīng)用舉例邏輯示意圖74LS290的符號圖輸出端計(jì)數(shù)時(shí)鐘輸入端置9端置0端計(jì)數(shù)脈沖從CP0輸入，Q0與CP1相連，Q3Q2Q1Q0輸出計(jì)數(shù)脈沖從CP1輸入，從Q2Q1Q0輸出計(jì)數(shù)脈沖從CP0輸入，從Q0輸出74LS290的邏輯功能表S9A

S9B

R0A

R0BCP0

CP1Q3

Q2

Q1

Q0

11

×

××

×1001

0×11×011×

××

×00000000S9A

·S9B=0R0A·R0B=0CP

00

CPCP

Q0Q3

CP0二進(jìn)制五進(jìn)制8421十進(jìn)制5421十進(jìn)制異步置9異步置02.常用同步集成計(jì)數(shù)器74LS16174LS161的符號圖復(fù)位端預(yù)置數(shù)端輸出端并行數(shù)據(jù)輸入端進(jìn)位輸出端計(jì)數(shù)控制端74LS161的邏輯功能表CTPCTTCPQ3

Q2

Q1

Q001111×0111××0×1×××01×××0000D3

D2D1

D0Q3

Q2

Q1

Q0Q3

Q2

Q1

Q0

加法計(jì)數(shù)CR=LD=1，CTT&CTP=0保持LD=0預(yù)置數(shù)CR=0復(fù)位清零二．應(yīng)用中規(guī)模集成計(jì)數(shù)器的主要應(yīng)用在于構(gòu)成任意進(jìn)制計(jì)數(shù)器（N進(jìn)制計(jì)數(shù)器），或稱為N分頻器。構(gòu)成N進(jìn)制計(jì)數(shù)器的方法有四種：直接清零法同步預(yù)置法進(jìn)位輸出置最小數(shù)法.級聯(lián)法1.直接清零法直接清零法是利用計(jì)數(shù)器的清零端，使N進(jìn)制計(jì)數(shù)器在順序計(jì)數(shù)過程中跳越N-1個(gè)狀態(tài)（N>1）提前清零，使計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器。對于同步計(jì)數(shù)器74LS161，直接清零法是利用芯片的復(fù)位端和與非門，將N所對應(yīng)的二進(jìn)制代碼中等于“1”的輸出通過與非門反饋到集成芯片的復(fù)位端，使輸出回零。對于異步計(jì)數(shù)器74LS290，直接清零法是利用芯片的置“0”端和與門，將N值所對應(yīng)的二進(jìn)制代碼中等于“1”的輸出反饋到置“0”端R0A和R0B來實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)的?！纠?.3.1】

用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。解：分析舉例N=10，對應(yīng)二進(jìn)制代碼為1010暫態(tài)【例5.3.2】用74LS290構(gòu)成六進(jìn)制計(jì)數(shù)器。解：分析舉例N=6，對應(yīng)二進(jìn)制代碼為01102.同步預(yù)置法同步預(yù)置法方法是利用的是芯片的預(yù)置控制端和并行數(shù)據(jù)輸入端D3D2D1D0，采用N－1反饋法。它適用于同步計(jì)數(shù)器74LS161，因?yàn)樗袛?shù)據(jù)輸入端，而異步計(jì)數(shù)器74LS290沒有數(shù)據(jù)輸入端?！纠?.3.3】

用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器。解：分析舉例N-1=6，對應(yīng)二進(jìn)制代碼為01103.進(jìn)位輸出置最小數(shù)法進(jìn)位輸出置最小數(shù)法也只適用于同步計(jì)數(shù)器74LS161，異步計(jì)數(shù)器74LS290因沒有并行輸入端而不能使用這種方法。進(jìn)位輸出置最小數(shù)法是利用芯片的預(yù)置控制端和進(jìn)位輸出端CO，將CO端輸出經(jīng)非門送到端，令預(yù)置輸入端D3D2D1D0輸入最小數(shù)M對應(yīng)的二進(jìn)制數(shù)，最小數(shù)M=24-N?！纠?.3.4】

用74LS161構(gòu)成九進(jìn)制計(jì)數(shù)器。分析舉例對應(yīng)最小數(shù)M=24-9=7，對應(yīng)二進(jìn)制代碼為01114.級聯(lián)法對于大容量N進(jìn)制計(jì)數(shù)器，可以采用級聯(lián)法。一片74LS161可以構(gòu)成二進(jìn)制到十六進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器，利用兩片74LS161，則可以構(gòu)成從二進(jìn)制到256進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。一片74LS290可以構(gòu)成二進(jìn)制到十進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器，利用兩片74LS290，則可以構(gòu)成從二進(jìn)制到100進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。依次類推，根據(jù)計(jì)數(shù)需要選取芯片數(shù)量，采用級聯(lián)的方法則可以實(shí)現(xiàn)大容量N進(jìn)制計(jì)數(shù)器。同步集成計(jì)數(shù)器74LS161的級聯(lián)方法是：先決定哪片為高位，哪片為低位，將低位芯片的進(jìn)位輸出端CO端和高位芯片的計(jì)數(shù)控制端CTT或CTP直接連接，外部計(jì)數(shù)脈沖同時(shí)從每片芯片的CP端輸入，再根據(jù)要求選取實(shí)現(xiàn)任意進(jìn)制的方法，完成對應(yīng)電路。異步集成計(jì)數(shù)器74LS290的級聯(lián)方法是：先將每片均連接成8421碼十進(jìn)制計(jì)數(shù)器，再決定哪片為高位（十位），哪片為低位（個(gè)位），將低位芯片的輸出端Q3和高位芯片輸入端CP0相連，采用直接清零法實(shí)現(xiàn)時(shí)，與門的輸出要同時(shí)送到每片芯片的置“0”端R0A和R0B。【例5.3.5】

用74LS161構(gòu)成24進(jìn)制計(jì)數(shù)器。24/16=1余8，商作為高位輸出，余數(shù)作為低位輸出，對應(yīng)產(chǎn)生的清零信號同時(shí)送到每片的復(fù)位端【例5.3.6】

用74LS290構(gòu)成24進(jìn)制計(jì)數(shù)器。十位為2，0010；個(gè)位為4，0100一．?dāng)?shù)字系統(tǒng)的故障5.3.6計(jì)數(shù)器的故障診斷數(shù)字系統(tǒng)的故障是指一個(gè)或多個(gè)電子元件的損壞、接觸不良、導(dǎo)線斷裂與短路、虛焊等原因造成功能錯(cuò)誤的現(xiàn)象。對于組合邏輯電路，如不能按真值表的要求工作，就可認(rèn)為電路有故障。對于時(shí)序邏輯電路，如不能按狀態(tài)轉(zhuǎn)換真值表工作時(shí)，就認(rèn)為存在故障。二．產(chǎn)生故障的主要原因1.設(shè)計(jì)時(shí)忽視電子元器件的參數(shù)和工作條件2.安裝布線不當(dāng)3.接觸不良在安裝中斷線、橋接（相近導(dǎo)線連在一起造成的短路）、漏線、插錯(cuò)電子元器件（特別是集成電路芯片的方向容易插錯(cuò)）、閑置輸入端處理不當(dāng)（如CMOS集成電路閑置輸入端懸空）等，都會造成電路故障。在設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，忽視電子元器件的參數(shù)和工作條件引起的故障是常見的。如電源電壓的過高或過低，輕則造成功能錯(cuò)誤，重則造成電子元器件的損壞；不同類型集成電路之間的電平配合；電路