中職-電工電子技術第十章-數(shù)字電路

楊凌《電工電子技術》第10章數(shù)字電路化學工業(yè)出版社

10.1概述數(shù)字電路是應用數(shù)字信號完成測量、運算、控制等功能的電路。一、數(shù)字電路的特點以下例說明數(shù)字信號和數(shù)字電路的特點。如果要用電的測量方法測量一臺電機的轉速，通常可以在被測電機的軸上裝上一只微型測速發(fā)電機。通過它把轉速這個物理量轉化為電信號，即測速發(fā)電機的輸出電壓，然后在控制盤上裝一只電壓表，即可測知電機的轉速，如下頁圖所示。

10.1概述測速發(fā)電機V0500100015002000這一電壓信號的大小是隨電機轉速的高低而變化的，并且這種變化總是連續(xù)的，通常稱為模擬信號。這種測量方法應用很廣,但存在一定的缺點。因為測速發(fā)電機不可能是理想元件，所以輸出電壓與轉速之間的正比關系會有誤差；在生產環(huán)境中，周圍的強電場和強磁場也會對測量線路中的電壓信號產生影響；電壓表的指示讀數(shù)一般也只能達到三位有效數(shù)字，最后一位往往是目測估計，所有這些這些因素都使測量精度不可能很高。10.1概述再看下圖所示的另一種方案。

光電轉換放大整形門電路標準時間脈沖計數(shù)譯碼顯示在被測電機上裝一個圓盤，圓盤上打一個孔，用光源照射，

10.1概述光線通過小孔到達光電管，電機每轉一周，光電管被照射一次，輸出一個短暫的電流，稱為脈沖信號。而后對這一信號進行必要的處理：先放大，使它的幅度和功率都增大；再整形，使它成為規(guī)則的矩形脈沖。因為轉速是每單位時間的轉數(shù)，所以要讓脈沖信號通過一個用標準時間脈沖控制的門電路，使通過門電路的脈沖數(shù)是一個單位時間的個數(shù)，最后用計數(shù)器計數(shù)，并通過譯碼器和顯示器，由顯示器讀出的數(shù)據(jù)即為電機的轉速。這種測量方法可以達到較高的精度，如上述電機的轉速測量可以精確到1轉.若在圓盤上沿圓周均勻打10個孔，每個脈沖就代表1/10轉，測量精度也就達到了1/10轉，如果需要，還可以再提高。10.1概述另外，數(shù)字信號用兩個相反的狀態(tài)來表示，在電路中具體表現(xiàn)為高電平和低電平（通常用1和0表示），外部的電磁場干擾，器件工作不穩(wěn)定都只影響脈沖信號的幅度，影響不了測量結果。因此數(shù)字信號的抗干擾能力很強，工作穩(wěn)定可靠。從原理框圖上看使人明顯感到數(shù)字信號的處理電路比較復雜，但因信號本身波形十分簡單，它只有兩種狀態(tài)：脈沖的有或無，電路只要能區(qū)分出這兩個相反的狀態(tài)即可，所以用于數(shù)字電路的三極管不是工作在放大狀態(tài)而是工作在開關狀態(tài)，要么飽和導通，要么截止。因此對元件和電路的精度要求不高、功耗小，易于集成化，隨著數(shù)字集成電路制作技10.1概述術的發(fā)展，數(shù)字電路獲得了廣泛的應用。本章以集成電路為主，對一些主要的數(shù)字單元電路進行討論，介紹其原理和應用。二、數(shù)制和代碼

1.數(shù)制數(shù)制是數(shù)的表示方法，十進制數(shù)是人們日常生活中最熟悉的數(shù)值表示方法。在數(shù)字電路中廣泛采用有二進制計數(shù)體制，在書寫計算機程序時，還常使用八進制和十六進制計數(shù)體制。下面介紹幾種數(shù)制的表示方法以及二進制數(shù)與十進制數(shù)之間的轉換方法。10.1概述（1）十進制十進制數(shù)是用0~9十個數(shù)碼按照一定規(guī)律排列來表示數(shù)值大小的，數(shù)碼的個數(shù)為基數(shù)，十進制數(shù)的計數(shù)規(guī)律是“逢十進一”，故稱為十進制，如［1851］10=1×103+8×102+5×101+1×100

由上式可知，每個十進制數(shù)碼在不同數(shù)位上表示的數(shù)值不同。任何一個n位十進制數(shù)都可以寫成其中，K是第i位的系數(shù)，為0~9十個數(shù)碼中的任何一個。10i為對應數(shù)位的權。10.1概述（2）二進制二進制數(shù)是用0和1兩個數(shù)碼按照一定規(guī)律排列來表示數(shù)值大小的，其計數(shù)規(guī)律是“逢二進一”。它是以2為基數(shù)的計數(shù)體制，如［1011］2=1×23+0×22+1×21+1×20

與十進制數(shù)的表示方法相似，任意一個n位二進制數(shù)正整數(shù)可展開為式中，K的取值只能是0或1。2i為對應數(shù)位的權。（3）八進制八進制數(shù)的計數(shù)基數(shù)為8，有0～7八個數(shù)字符號，10.1概述計數(shù)規(guī)律是“逢八進一”，各位數(shù)的權是8的冪，n位八進制數(shù)正整數(shù)的表達式為例

［263］8=2×82+6×81+3×80（4）十六進制十六進制數(shù)的計數(shù)基數(shù)為16，有十六個數(shù)字符號：0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F(xiàn)。計數(shù)規(guī)律是“逢十六進一”，各位數(shù)的權是16的冪，n位十六進制數(shù)正整數(shù)的表達式為10.1概述（5）二—十進制數(shù)的轉換

二進制數(shù)轉換為十進制數(shù)的方法是：“按權展開，取各位加權系數(shù)之和”?！纠?0-1】將[1001]2轉換為十進制數(shù)?！窘狻浚?001］2=1×23+0×22+0×21+1×20=8+0+0+1=［9］10

十進制數(shù)轉換為二進制數(shù)的方法，對整數(shù)部分是采用“除2取余，后余先排”法。10.1概述【例10-2】將[13]10轉換為二進制數(shù)。讀數(shù)方向

所以，[13]10=[1101]22.碼制數(shù)字電路中的十進制數(shù)碼不僅數(shù)字的大小，還用來表示各種文字、符號、圖形等非數(shù)值信息。通常把表示文字、符號等信息的數(shù)碼稱為代碼，如運動會上運動員的編號。它僅表示和運動員的對應關系，而無數(shù)值大小的含義。建立這種代碼與文字，符號或其他特定對象之間一一對應關系的過程，稱為編碼?！窘狻?13…126…023…121…110.1概述由于在數(shù)字電路中經常用到二進制數(shù)碼，而人們更習慣于使用十進制數(shù)碼，所以，常用四位二進制數(shù)碼來表示一位十進制數(shù)碼，稱為二—十進制編碼（BinaryCodedDecimalsSystem，簡稱BCD碼)，下頁表所示是常用的8421BCD碼。例如［6］10=［0110］8421BCD

［274］10=［001001110100］8421BCD10.1概述十進制數(shù)碼8421BCD碼位權8（23）位權4（22）位權2（21）位權1（20）013456789000000001100001111000011001100010101010110.2邏輯門電路用以實現(xiàn)基本邏輯關系的電子電路稱為門電路。門電路按基本邏輯功能可分為三種：與門、或門、非門。在數(shù)字電路中，門電路是最基本的邏輯部件。一、與門電路與邏輯關系是指當幾個條件同時滿足時，結果才成立。例如右圖中的燈泡L，只有當S1

、S2

兩個開關全部接通時它才能發(fā)光?！盁襞軱發(fā)光”和“開關S1

閉合”、“開關S2

閉合”兩個條件之間的邏輯關系就是與邏輯關系。+E－S2S1L10.2邏輯門電路下圖所示是二極管與門電路，它有兩個輸入端A和B，輸出端為Y。

+UCC（+5V）ARVD2BVD1Y如果A、B兩端都輸入+3V，那么兩個二極管VD1、VD2

都會正向導通，于是輸出端Y的電位也是+3V；若兩端只有一端（如A端）輸入+3V，而另一端（如B端）為0V，則VD2

優(yōu)先導通并將輸出端Y的電位鉗制在0V，從而迫使VD1處于反偏而截止。由此可以看出：輸出端與兩個輸入端之間存在著與邏輯關系。把+3V稱為高電平，用“1”表示；把0V稱為低電平，用10.2邏輯門電路“0”表示，可以寫出與門電路的邏輯狀態(tài)表，如下表所示。

與門電路符號ABY&ABY00110101

1000與邏輯門電路可以用右上圖所示的符號表示。與邏輯關系還可以用邏輯表達式表示

Y=A·B

稱為邏輯與（邏輯乘）。但應注意這和普通代數(shù)中數(shù)的乘法10.2邏輯門電路運算完全是兩回事，邏輯與運算只有有限的幾種情況，即

0·0=00·1=01·0=01·1=1

與門電路可以有三個或更多輸入端，它們的電路、邏輯狀態(tài)、邏輯表達式和邏輯符號等，請同學們自行推導。二、或門電路或邏輯關系是指在幾個條件中，只要其中一個得到滿足結果就成立。

10.2邏輯門電路例如右圖中的燈泡L，只要S1、S2兩個開關中有一個接通，它就發(fā)光?！盁襞軱發(fā)光”和“開關S1

閉合”、“開關S2

閉合”兩個條件之間就具有或邏輯關系。L

+E

－S2S1ARVD2B－UCC（－5V）VD1Y左圖是二極管或門電路，A、B兩個輸入端只要有一個輸入+3V（例如A端），VD1優(yōu)先導通，輸出端Y的電位被鉗制在+3V，從而迫使VD2處于反偏而10.2邏輯門電路截止；若兩端都輸入+3V，則VD1、VD2同時導通，輸出仍為+3V；只有兩端都輸入0V時，輸出端才是0V?？梢娸敵龆薡與輸入A、B之間符合或邏輯關系。或門電路的邏輯狀態(tài)表見下表。邏輯符號見下圖。

ABY001101010111ABY≥1或邏輯用邏輯表達式表示如下

Y=A+B

10.2邏輯門電路邏輯或運算有以下幾種情況

0+0=00+1=11+0=11+1=1

可用二極管組成更多輸入端的或門電路，請同學們自行推導。三、非門電路非邏輯關系是指結果與條件相反，也稱為邏輯反。10.2邏輯門電路例如右圖中的燈泡L，開關S閉合時它不亮，開關斷開時它卻亮，“開關S閉合”和“燈泡L亮”之間的邏輯關系就是非邏輯關系。

+E

－SLR－UBB

YARRCRB+UCC

VT左圖是三極管非門電路，當輸入端A為高電平時，三極管VT飽和導通，Y端輸出低電平；當A端輸入低電平時，三極管VT截止，Y端輸出高電平。所以非門電路也稱反相10.2邏輯門電路器，加負電源UBB是為了使三極管可靠截止。非門電路的邏輯狀態(tài)表見下表。邏輯符號見下圖。AY0110ABY1非邏輯關系的邏輯表達式為它的運算只有兩種情況

0=11=010.2邏輯門電路四、復合門電路實際的邏輯問題往往要比與、或、非復雜得多，常常需要用與、或、非的組合來實現(xiàn)。常見的復合邏輯有與非、或非、與或非、異或、同或等。與非門電路是與門和非門的組合，其邏輯表達式為與非門的邏輯狀態(tài)表見下表，邏輯電路符號見下圖。

10.2邏輯門電路ABY001101011110ABY&或非門電路是或門和非門的組合，其邏輯表達式為或非門的邏輯狀態(tài)表見下表，邏輯電路符號見下圖。

ABY001101011000ABY≥110.2邏輯門電路與或非門電路由與門、或門和非門組成，其邏輯表達式為與或非門的邏輯狀態(tài)表見下表，邏輯電路符號見下圖。

ABCDY001100···010101···001100···010110···111011···ABY≥1&&CD10.2邏輯門電路異或門電路的特點是當兩個輸入端信號不同時輸出為“1”；相同時輸出為“0”。它的邏輯表達式為或寫成

異或門的邏輯狀態(tài)表見下表，邏輯電路符號見下圖。

ABY001101010110ABY=110.2邏輯門電路前面講過的電路，都是由二極管、三極管組成的簡單的分立元件電路，隨著集成電路技術的發(fā)展，實際應用中已不再采用分立元件電路。非常復雜的邏輯電路完全可以集成在一個芯片上，其結構、性能也在不斷改進，如提高輸入電阻、降低輸出電阻以提高帶負載能力、降低自身損耗、提高工作速度、提高抗干擾能力等等。產品也有很多品種，如TTL（Transistor-TransistorLogic）電路、CMOS（Complem-entaryMetal-Oxide-Semiconductor）電路等等。型號、系列也有多種并且不斷更新。

10.2邏輯門電路【例10-3】在P4頁圖所示電路中，測定電機轉速時，必須用一個門電路來限定在一個單位時間（1秒）內的脈沖信號通過。試選擇一種門電路來實現(xiàn)這一功能?！窘狻坑靡粋€有兩個輸入端的與門電路即可實現(xiàn)上述功能，如右下圖所示?？刂贫薆輸入脈沖AY&以B端作為控制端，當B端輸入為“1”時，Y端的輸出信號與A端的輸入信號相同，相當于門被打開，信號通過了這個門；當B端輸入為“0”時，不論A端輸入信號為何種狀態(tài)，Y端10.2邏輯門電路輸出均為“0”，相當于門被關閉，信號不能通過這個門。因此,只要控制端B輸入為“1”的時間為一個單位時間（1秒），通過的脈沖信號就被限定在此時間之內。輸入、輸出波形如下：tAtYtB用一個有兩個輸入端的或門電路也可實現(xiàn)【例10-3】的功能，有興趣的同學請自行完成。10.2邏輯門電路【例10-4】下圖（a）所示邏輯電路的輸入信號波形如下圖（b）所示，試畫出輸出端Y的信號波形。（b）tAtAtCC≥1AB&Y=1（a）【解】根據(jù)圖（a）所示邏輯電路寫出輸出端邏輯表達式為

10.2邏輯門電路根據(jù)各段時間A、B、C的狀態(tài)求出相應Y的狀態(tài)，計入下表，并畫出Y的波形如圖所示。

ABCY010101010011011011111100011010001110tAtAtCtY10.3觸發(fā)器觸發(fā)器是一種具有記憶功能的邏輯元件，它有兩個相反的穩(wěn)定輸出狀態(tài)?，F(xiàn)在的觸發(fā)器都由集成門電路組成。為了了解觸發(fā)器的功能，下面首先介紹一種最簡單的觸發(fā)器。一、基本RS觸發(fā)器基本RS觸發(fā)器是由兩個集成與非門或者或非門各自的輸入、輸出端相互交叉耦合而成的。下頁圖（a）是由與非門構成的基本RS觸發(fā)器，圖（b）是它的代表符號。、是輸入端，Q

是輸出端，通常說觸發(fā)器為“0”狀態(tài)或“1”狀態(tài),就是指輸出端Q的狀態(tài)。此外，還有另一端永遠輸出與Q端10.3觸發(fā)器相反的信號，記為端，并在這一端標注有一個小圓圈。RDSDQQRDSDQ&Q&AB置位端復位端（a）（b）工作過程如下。當=0，=1時，無論觸發(fā)器的初始狀態(tài)為何種狀態(tài)，由圖（a）不難確定，此時觸發(fā)器Q端的輸出均為“1”。2.當=0，=1時，無論觸發(fā)器的初始狀態(tài)為何種狀態(tài)，由10.3觸發(fā)器圖（a）不難確定，此時觸發(fā)器Q端的輸出均為“0”。3.當==1時，觸發(fā)器保持原有狀態(tài)不變。假設觸發(fā)器的初態(tài)處于“0”態(tài)，即Q=0，=1，這時,門B有一個輸入端為“0”，其輸出=1；門A兩個輸入端均為“1”，所以其輸出Q=0?？梢?，觸發(fā)器保持“0”態(tài)不變。同樣觸發(fā)器也可保持“1”態(tài)不變，同學們可自行分析。4.當==0時，門A、門B均輸出“1”態(tài)，這就不能滿足Q、為互補輸出的要求。而且，當負脈沖同時撤除后，觸發(fā)器將由各種偶然因素決定其最終狀態(tài)，它究竟穩(wěn)定在10.3觸發(fā)器“0”態(tài)還是“1”態(tài)是無法確定的。因此，基本RS觸發(fā)器在使用中應禁止出現(xiàn)這種情況，它的輸入信號之間是存在約束關系的。下表和下圖給出了基本RS觸發(fā)器輸入、輸出端的邏輯關系及工作波形，希望有助于進一步理解其工作特征。Q10101100保持不變1（置1）0（置0）不定置

1tSDtRDtQtQ置

0保持保持置

1置

0保持不定…………10.3觸發(fā)器由上述分析可以看出，P34頁圖（a）所示基本RS觸發(fā)器的置位（）、復位（）信號低電平有效，即需要負脈沖（“0”電平）來置“1”或置“0”。所以在符號圖的引出線前有一個小圓圈（若無此小圓圈表明要用正脈沖觸發(fā)，或非門構成的基本RS觸發(fā)器是用正脈沖觸發(fā)的）。二、同步RS觸發(fā)器當整個數(shù)字電路中有多個觸發(fā)器時，往往需要各個觸發(fā)器協(xié)調動作，步調一致，這時就需要用一個統(tǒng)一的脈沖信號進行控制。因而出現(xiàn)了同步RS觸發(fā)器。10.3觸發(fā)器在基本RS觸發(fā)器的基礎上，再增加兩個與非門C和D（稱為控制門），就構成了同步RS觸發(fā)器，如下圖（a）所示，圖（b）為其邏輯符號。

RDSDQQSRCP（a）（b）RDSDQ&Q&AB&&CDSRCP同步置位端同步復位端異步置位端異步復位端10.3觸發(fā)器（1）當CP=0時，門C、D被封鎖，此時，不論S、R為何種狀態(tài)，控制門輸出均為“1”。觸發(fā)器保持原有狀態(tài)不變。2．當異步輸入端、無效（==1）時，

CP控制觸發(fā)器的動作。（2）當CP=1時，門C、D被打開，此時，S、R端的信號通過控制門傳遞到門A和門B的輸入端使觸發(fā)器置“1”或置“0”。因為控制門是與非門，所以S、R端需要輸入正脈沖，通過控制門才能轉換成負脈沖使觸發(fā)器置“1”或置“0”。1．當異步輸入端、有效（=0，=1或=0，=1）時，觸發(fā)器不受CP的控制直接置“1”或置“0”。10.3觸發(fā)器下表列出了同步RS觸發(fā)器各輸入端信號與輸出之間的關系，下圖示出了其工作波形。tCPtStRtQtQ保持置

1置

0不定CPSRQn+10110××××××1（異步置1）0（異步置0）110××Qn（保持）100011001Qn（保持）0（同步置0）1（同步置1）Φ（不定）10.3觸發(fā)器三、JK觸發(fā)器

JK觸發(fā)器是一種功能最齊全的觸發(fā)器，有多種結構形式,但無論是哪種結構，與RS觸發(fā)器相比，其共同的特征是消除了輸入信號之間的約束關系,從而極大地提高了使用的靈活性。國內生產的主要是主從型JK觸發(fā)器，下頁所示為其內部邏輯圖，它由兩個受互補脈沖信號控制的同步RS觸發(fā)器組成,兩者分別稱為主觸發(fā)器和從觸發(fā)器。時鐘脈沖到來（CP從0變到1）時，主觸發(fā)器動作，為從觸發(fā)器的翻轉作準備；時鐘脈沖結束（CP從1變到0）時，從觸發(fā)器動作，輸出信息。10.3觸發(fā)器CPSCPRSKJQQRQQSDRD主觸發(fā)器從觸發(fā)器1異步置位端異步復位端低電平有效。不用時，它們應保持高電平。

RDSDQQJKCP右圖所示為主從JK觸發(fā)器的符號圖，由于它是在時鐘脈沖的下降沿觸發(fā)翻轉的，所以時鐘脈沖輸入端標一個小圓圈。10.3觸發(fā)器JKQn+100110101

Qn（保持）0（置0）1（置1）

（翻轉）Qn左表列出了JK觸發(fā)器的邏輯狀態(tài)，可以看出，JK觸發(fā)器不會出現(xiàn)不確定的狀態(tài)，輸入信號之間不存在約束關系。另外，還需要說明的一點是，當J=K=1時，時鐘脈沖輸入后，觸發(fā)器在原有狀態(tài)下翻轉一次，原來為“0”翻轉為“1”，原來為“1”翻轉為“0”。這樣，若連續(xù)施加時鐘脈沖，則可累計脈沖的數(shù)目，稱為計數(shù)工作狀態(tài)。JK觸發(fā)器的功能可用方程表示如下10.3觸發(fā)器【例10-5】下圖（a）所示波形為主從JK觸發(fā)器輸入端的狀態(tài)波形，（、不用，保持“1”狀態(tài)），試畫出輸出端Q的狀態(tài)波形，已知觸發(fā)器的初始狀態(tài)為Q0=1?！窘狻扛鶕?jù)JK觸發(fā)器的功能特點，可畫出輸出端Q的波形如下圖（b）所示。tCPtJtKtQ保持置

1置

0翻轉保持翻轉置

1置

0（a）（b）10.3觸發(fā)器四、D觸發(fā)器

D觸發(fā)器的結構很多，國內生產的主要是維持阻塞型D觸發(fā)器，它是一種邊沿觸發(fā)器。D觸發(fā)器的符號見下圖，它只有一個同步輸入端D，圖形符號中CP端不標注小圓圈，表明觸發(fā)器在時鐘脈沖上升沿觸發(fā)。

D觸發(fā)器仍保留有、端，其功能及用法同前。

RDSDQQDCP10.3觸發(fā)器D觸發(fā)器的邏輯功能可用方程表示如下DQn+10101Qn+1=D

D觸發(fā)器的輸出決定于時鐘脈沖到來之前時D的狀態(tài)，其邏輯狀態(tài)表見頁表。10.4計數(shù)器計數(shù)器的功能是累計輸入脈沖的個數(shù)，在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是基本部件之一。計數(shù)器的種類很多，按照計數(shù)器中觸發(fā)器的觸發(fā)方式分，有同步計數(shù)器和異步計數(shù)器之分；按照計數(shù)規(guī)律分，有加法計數(shù)器、減法計數(shù)器、可逆（可加、可減）計數(shù)器之分；按照數(shù)的進位方式分，有二進制計數(shù)器、十進制計數(shù)器、N進制計數(shù)器等。下面簡要介紹幾種常用的計數(shù)器一、二進制計數(shù)器下頁圖是用JK觸發(fā)器組成的異步四位二進制計數(shù)器，各觸發(fā)器的J=K=1，觸發(fā)器處于計數(shù)狀態(tài)。由于各觸發(fā)器受10.4計數(shù)器不同的脈沖觸發(fā)（CP1=CP,CP2=Q1,CP3=Q2,CP4=Q3），所以稱為異步計數(shù)器。QSDRDQJKCPFF1Q4計數(shù)脈沖CP清零QSDRDQJKCPFF2QSDRDQJKCPFF3QSDRDQJKCPFF4Q3Q2Q1其工作原理如下。首先，利用四個觸發(fā)器的端，同時輸入一個負脈沖，使其全部置“0”，稱為清零。這時計數(shù)器的輸出端Q4Q3Q2Q110.4計數(shù)器成為“0000”狀態(tài)，對應十進制數(shù)的“0”。當?shù)谝粋€計數(shù)脈沖到來時，其下降沿觸發(fā)FF1翻轉，Q1由0→1，這時，由于FF2、FF3、FF4沒有接收到觸發(fā)脈沖，故仍然保持原態(tài)，計數(shù)器的狀態(tài)Q4Q3Q2Q1=0001，相當于十進制數(shù)的“1”。當?shù)诙€計數(shù)脈沖到來時，其下降沿觸發(fā)FF1翻轉，Q1由1→0，這時FF2接收到觸發(fā)脈沖

（Q1

）被觸發(fā)，Q2由0→1,FF3、FF4沒有接收到觸發(fā)脈沖，仍然保持原態(tài)，計數(shù)器的狀態(tài)Q4Q3Q2Q1=0010，相當于十進制數(shù)的“2”。10.4計數(shù)器依此類推，隨著計數(shù)脈沖逐一輸入FF1，后面的觸發(fā)器將依次翻轉，前一位觸發(fā)器翻轉兩次即形成一個完整的進位脈沖，使后一位觸發(fā)器翻轉一次。計數(shù)器的狀態(tài)隨計數(shù)脈沖的不斷輸入按遞增規(guī)律計數(shù)，故該觸發(fā)器又稱為加法計數(shù)器，其工作波形如下頁圖所示。四位二進制計數(shù)器可以累計從0到15共16個數(shù)，照此原理可以組成更多位的二進制計數(shù)器，若位數(shù)為n，則可累計的數(shù)為2n。

10.4計數(shù)器tCPtQ1tQ2tQ30000Q4Q3Q2Q1Q412345678910111213141516t000100100011010001010110011110001001101010111100110111101111二、十進制計數(shù)器10.4計數(shù)器二進制計數(shù)器結構簡單，但讀數(shù)不習慣，所以在有些場合采用十進制計數(shù)器較為方便。前面已經講過最常用的8421編碼方式，是取四位二進制數(shù)的前十種組合“0000～1001”來表示十進制數(shù)的0～9十個數(shù)碼的，這樣，便可用四位二進制計數(shù)器從0計到9（即從0000～1001）之后，越過其后6種狀態(tài)，直接恢復到0（即0000），并向上發(fā)出進位脈沖，構成一位十進制計數(shù)器。依據(jù)上述思想組成的十進制計數(shù)器如下頁圖所示。10.4計數(shù)器QSDRDQJKCPFF1Q4計數(shù)脈沖CPQSDRDQJKCPFF2QSDRDQJKCPFF3QSDRDQJKCPFF4Q3Q2Q1&進位由圖可見，計數(shù)器輸出端Q4和Q2接到一個與非門的輸入端,該與非門稱反饋與非門，其輸出端接到所有觸發(fā)器的置“0”端.

計數(shù)器從初始狀態(tài)0000開始計數(shù),一直到1001(十進制的9),反饋與非門的輸入，要么全是0，要么一個是1另一個是0，所10.4計數(shù)器以輸出一直是1。當?shù)?0個脈沖輸入時，計數(shù)器將變到1010狀態(tài)，此時反饋與非門的輸出=

,故所有觸發(fā)器全部置0,計數(shù)器又回到起始狀態(tài)0000.這種方法稱為反饋復零法。右表示出了十進制計數(shù)器的狀態(tài)表，由表可以看出，當計數(shù)到8時，Q4計數(shù)順序電路狀態(tài)對應十進制數(shù)Q4Q3Q2Q10123456789·10000000001100000111100000110011000010101010100123456789010.4計數(shù)器端由0變?yōu)?,相當于進位脈沖的上升沿;計數(shù)到10時,Q4

端又由1變?yōu)?,相當于進位脈沖的下降沿,這樣便構成一個完整的進位脈沖,并在其下降沿到來時,使高一位的計數(shù)器計數(shù)。

Q4端可接到高一位的計數(shù)器，當計數(shù)到10時，向上發(fā)出進位脈沖。反饋復零法的電路簡單，但可靠性差。例如在P53頁圖所示的十進制計數(shù)器中，當計數(shù)到10時，要求觸發(fā)器FF4

、FF2在反饋信號作用下同時復零，若翻轉時間稍有不同，例如FF2先復零，反饋與非門的輸入端就不再全是1，其輸出端恢復為1，而FF4還來不及復零，這就造成了差錯。10.4計數(shù)器在實際應用中，不需要用觸發(fā)器去組成計數(shù)器，已有集成計數(shù)器產品可供選用。例如常用的CMOS中規(guī)模集成電路計數(shù)器CD40160（BCD十進制計數(shù)器）和CD40161（十六進制計數(shù)器），其外形及管腳排列都是一樣的，見下圖。

1234RD

CD40161(CD40160)5678CPD1D2D3D4TUSS161514131211910UDDQCCQ1Q2Q3Q4PLDQCC：進位脈沖輸出端；

異步清零端；

CP：上升沿計數(shù)觸發(fā)

P、T和

一般接高電平,

其區(qū)別在于CD40160是在

10.4計數(shù)器1001后再來一個脈沖，QCC進位，Q4、Q3、Q2、Q1復零，是十進制計數(shù)器；CD40161是在1111后再來一個脈沖，QCC進位，Q4、Q3、Q2、Q1復零，是十六進制計數(shù)器。三、任意進制計數(shù)器用前面講過的反饋復零法，可以在二進制計數(shù)器的基礎上構成任意進制計數(shù)器。例如，構成六進制計數(shù)器，因為6的二進制代碼是0110，所以把Q3、Q2兩個輸出端接到反饋與非門的輸入端即可。開始計數(shù)時，反饋與非門輸出為1，計數(shù)到6時，反饋與非門輸出為0，使所有觸發(fā)器全部置0，回到000010.4計數(shù)器狀態(tài)。再例如，構成12進制計數(shù)器，12的二進制代碼是1100,將Q4、Q3接到反饋與非門的輸入端即可。其余類推?！纠?0-6】數(shù)字鐘的時計數(shù)是24進制，分計數(shù)和秒計數(shù)是60進制，試利用兩片CD40160接成一個24進制計數(shù)器和一個60進制計數(shù)器?！窘狻繉⒁黄珻D40160作為個位10進制，另一片作為十位，個位片CD40160的QCC作為十位片的進位脈沖，通過非門接至十位片CD40160的CP端。24的個位BCD碼為0100，十位BCD碼為0010，利用反饋復零法，把個位片CD40160的Q3與十位片CD40160的Q2通過與非門接到個位片和十位片的清零10.4計數(shù)器端，使計數(shù)器復零，如下圖所示。

1234RDCD40160

個位5678CPD1D2D3D4TUSS161514131211910UDDQCCQ1Q2Q3Q4PLD+5V+5V+5V計數(shù)脈沖11234RDCD40160

十位5678CPD1D2D3D4TUSS161514131211910UDDQCCQ1Q2Q3Q4PLD+5V+5V+5V&10.4計數(shù)器同理，可構成60進制計數(shù)器，如下圖所示。

1234RDCD40160

個位5678CPD1D2D3D4TUSS161514131211910UDDQCCQ1Q2Q3Q4PLD+5V+5V+5V計數(shù)脈沖11234RDCD40160

十位5678CPD1D2D3D4TUSS161514131211910UDDQCCQ1Q2Q3Q4PLD+5V+5V+5V&+5V10.4計數(shù)器計數(shù)器還可以用作分頻器，例如二進制計數(shù)器高一位信號頻率是低一位信號頻率的1/2，十進制計數(shù)器則為1/10，N進制為1/N，這就是分頻功能。例如，電子手表就是由石英振蕩器產生高穩(wěn)定的32768（215Hz）基準信號，而后經15級二分頻獲得秒脈沖的。10.5譯碼及顯示電路

在數(shù)字儀表、計算機控制和其他數(shù)字系統(tǒng)中，常常要把測量數(shù)據(jù)和運算結果用十進制數(shù)顯示出來，這就要用到譯碼器和顯示器。一、常用顯示器件顯示器件的品種很多，現(xiàn)介紹常用的兩種。

1.發(fā)光二極管（LED）在第7章已經講過，發(fā)光二極管在外加正向電壓時，可以發(fā)出一定波長的可見光。例如，磷砷化鎵發(fā)光二極管發(fā)出的光是橙紅色，砷化鎵則可發(fā)出綠色光。10.5譯碼及顯示電路用七個條形發(fā)光二極管，組成七段筆劃數(shù)碼字形就構成了LED數(shù)碼管，如右圖所示。發(fā)光的筆劃不通即可顯示從0到9十個數(shù)字。例如當a～f七個字段全亮時，顯示字符8；當b、c段亮時，顯示字符1。數(shù)碼管中的七個發(fā)光二極管有共陽極和共陰極兩種接法，如下頁圖所示，相應地分別需要低電平和高電平去驅動。

LED數(shù)碼管的工作電壓低、體積小、壽命長、顯示清晰、fabcdefghab

gched10.5譯碼及顯示電路可靠性高，缺點是工作電流大。a+bcdefg共陽極接法abcdefg共陰極接法2.液晶顯示器（LCD）液晶是一種既有液體流動性又有晶體光學特性的有機化合物。液晶顯示器的結構見下頁圖。10.5譯碼及顯示電路透明電極反射電極玻璃蓋板（a）未加電場時（b）加電場以后在沒有外加電場時，液晶的分子按一定的取向整齊排列，為透明狀態(tài)，射入的光線由反射電極反射回來，顯示器呈白色。如果在電極間加上電壓，液晶在外電場作用下電離，正離子撞擊液晶分子，使液晶呈混濁狀態(tài)，射入的光線散射后僅有少量能反射回來，故顯示器呈暗灰色，從而顯示出筆劃。外電場消失后，液晶又回到整齊排列的狀態(tài)。10.5譯碼及顯示電路液晶顯示器功耗極小,電壓很低,因此廣泛地應用在電子手表、計算器以及一些小型便攜儀器中,其缺點是顯示亮度較差.二、譯碼及顯示電路下圖是一位十進制計數(shù)器的譯碼、顯示電路框圖。顯示譯碼器abcdefg計數(shù)器Q4Q3Q2Q1限流電阻10.5譯碼及顯示電路計數(shù)脈沖輸入計數(shù)器，轉換成Q4、Q3、Q2、Q1與之對應的十種狀態(tài)，即BCD碼輸出。將Q4、Q3、Q2、Q1輸入顯示譯碼器，再轉換成顯示器所需的信號，通過1～2kΩ的限流電阻接到對應的顯示段。若數(shù)碼管為共陰極接法，在七個筆畫中，應顯示的筆畫需要高電平1驅動；不顯示的筆畫為低電平0。把譯碼器輸入與輸出信號的關系列表進行比較，見下頁表。10.5譯碼及顯示電路數(shù)字譯碼器輸入譯碼器輸出顯示字形Q4

Q3

Q2

Q1abcdefg012345678900000001001000110100010101100111100010011111110011000011011011111001011001110110111011111111000011111111111011下面對顯示譯碼電路加以說明，假設計數(shù)到3，計數(shù)器輸出將是0011，即譯碼器輸入端的狀態(tài)將是Q4=0、Q3=0、Q2=1、10.5譯碼及顯示電路Q1=1。由上頁表可以看出，譯碼器輸出端的狀態(tài)將是a=1、b=1、c=1、d=1、e=0、f=0、g=1。它將a、b、c、d、g幾個筆畫點亮，顯示字形

。其余數(shù)字，讀者可逐一自行驗證。現(xiàn)在的計數(shù)器、譯碼器，都有集成電路產品，無需用觸發(fā)器或者門電路自行組合，只需要按產品說明把管腳正確連接即可。10.6555集成定時器及其應用

555集成定時器是由模擬電路和數(shù)字電路組合而成的多用途單片集成電路，只需配置少量的外部元件，就可組成多種功能電路。因為使用靈活方便，所以應用十分廣泛。國內外都有這種產品，所有雙極型產品型號最后三位數(shù)碼都是555；所有CMOS產品型號最后四位數(shù)碼都是7555。它們的邏輯功能和引線排列也相同。一、555定時器的電路組成及功能特點下圖是555定時器的邏輯電路。它可分為幾個部分。10.6555集成定時器及其應用RD－6THVTQSQFF++C1+－+C2R5kΩ5kΩ5kΩAB1235847+UCCTRCOD1.分壓器由三個5kΩ的電阻串聯(lián)組成,連接電源電壓UCC。給比較器C1、C2提供基準電壓UA和UB，其中。10.6555集成定時器及其應用若需改變基準電壓，可從控制電壓輸入端（CO端）輸入外加基準電壓，若不用CO端，可串聯(lián)0.01μF電容接地以消除高頻干擾。2.觸發(fā)器

FF是一個RS觸發(fā)器，其輸出端Q即為555定時器的輸出，該端的狀態(tài)由RS觸發(fā)器的置“1”端（S端）和置“0”端（R）的狀態(tài)決定。是強制復位端，可用負脈沖對輸出端清零，不用時接到電源上使其保持“1”狀態(tài)。10.6555集成定時器及其應用3.比較器

C1、C2是由集成運放構成的電壓比較器，它們的輸出端分別接到RS觸發(fā)器的R和S端，它們的輸入端分別與基準電壓進行比較。若TH端的輸入電壓低于UA

（即），C1輸出高電位，觸發(fā)器的狀態(tài)保持不變；若TH端的輸入電壓高于UA（即

），C1輸出低電位，使觸發(fā)器置“0”。因此，TH端稱為高電平觸發(fā)端。10.6555集成定時器及其應用若端的輸入電壓高于UB（即）,C2輸出高電位,觸發(fā)器的狀態(tài)保持不變；若端的輸入電壓低于UB（即

），C2輸出低電位，使觸發(fā)器置“1”。因此，端稱為低電平觸發(fā)端。

4.放電開關三極管VT的基極接觸發(fā)器的端，當555定時器的輸出Q=0時，=1，VT導通；當Q=1時，=0，VT截止。

555定時器的外部功能見下頁表所示。10.6555集成定時器及其應用輸入輸出THVTQ0111導通導通不變截止低低不變高××二、555定時器的典型應用555定時器可構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器及自激多諧振

10.6555集成定時器及其應用蕩器等脈沖信號產生與變換電路，在波形的產生與變換、測量與控制、定時電路、家用電器、電子玩具、電子樂器等方面有廣泛的應用。1.施密特觸發(fā)器（脈沖波形整形電路）由555定時器構成的施密特觸發(fā)器電路及工作波形如下頁圖所示。由電路可知，若輸入信號電壓ui不是規(guī)則的方波，當ui上升到大于時，輸出端被置“0”；當ui下降到小于時,輸出端被置“1”。這樣輸出端得到的就是規(guī)則的方波電壓信號uo。10.6555集成定時器及其應用THui12384+UCCTR6uouotOuitO23UCC13UCC2.單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)態(tài)，在外加觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一段時間后可自動回到穩(wěn)態(tài)。由555定時器構成的單穩(wěn)態(tài)觸發(fā)器電路及工作波形如下10.6555集成定時器及其應用圖所示。uCuotOuitOtOTWTHui12384+UCCTR6uo7DCR當未加觸發(fā)脈沖（ui為高電平）時，由于=1，所以輸出為0狀態(tài)，此時放電管VT導通，電容兩端的電壓uC=0。

當從端輸入負脈沖進行觸發(fā)（即ui從1變0）時，輸

10.6555集成定時器及其應用出端將翻轉為1態(tài)，但這只是暫時的，因為Q=1，=0，放電管截止，電源（+UCC）開始通過電阻R向電容C充電，當電容兩端的電壓uC達到時，555定時器被TH端“高觸發(fā)”，輸出端又翻轉到0狀態(tài)。Q=0，=1，放電管又導通,電容放電,又全部回到原來的狀態(tài)。電路處于暫穩(wěn)態(tài)的時間與RC電路的充電時間有關，可以證明

TW=1.1RC

單穩(wěn)態(tài)觸發(fā)器可用于延時、定時，也可用于脈沖整形。

10.6555集成定時器及其應用3.自激多諧振蕩器由555定時器構成的多諧振蕩器電路及工作波形如下圖所示。

R1TH12384+UCCTR7uo6DCR2uotOuCtO23UCC13UCC接通電源，+UCC通過電阻R1、R2向電容C充電，至

10.6555集成定時器及其應用時，555定時器被TH端“高觸發(fā)”，輸出0態(tài)，同時，放電管導通，uC通過電阻R2對地放電，至時，555定時器被端“低觸發(fā)”，輸出1態(tài)，同時放電管截止，+UCC再次向電容C充電…，如此周而復始，輸出端將輸出一定頻率的方波電壓。因為方波包含有多種諧波成分，所以稱為多諧振蕩器。多諧振蕩器可用作脈沖信號發(fā)生器。調節(jié)R1、R2和C的大小可以改變振蕩波形的周期。10.7

數(shù)/模和模/數(shù)轉換模擬信號是無法直接用數(shù)字電路進行處理的，而數(shù)字信號在模擬電路中也不能直接應用，將連續(xù)變化的模擬信號轉換成數(shù)字信號稱為模數(shù)（A/D）轉換；將數(shù)字信號轉換成模擬信號稱為數(shù)模（D/A）轉換。A/D轉換器和D/A轉換器的用途非常廣泛，它是數(shù)字計算機用于生產過程控制的橋梁，是數(shù)字通信和遙測系統(tǒng)中不可缺少的組成部分，所有數(shù)字測量儀器的核心都是A/D轉換器。本節(jié)以DAC0832和ADC0809為例簡述D/A和A/D轉換的思想及原理。一、D/A轉換器10.7

數(shù)/模和模/數(shù)轉換

D/A轉換器接收數(shù)字信號，輸出一個與輸入數(shù)字量成正比的模擬電壓或電流。D/A轉換器輸入的數(shù)字量一般為n位二進制代碼，并且需要一個參考電源UREF。將參考電壓UREF進行2n等分，即，輸入數(shù)字量乘以Δ就是D/A轉換器的輸出。例如四位D/A轉換，在參考電壓為8V時，

，下頁表示出了輸入數(shù)字量與輸出電壓之間的對應關系。10.7

數(shù)/模和模/數(shù)轉換數(shù)字輸入模擬輸出/V數(shù)字輸入模擬輸出/V000000010010001101000101011001110×0=01×0.5=0.52×0.5=1.03×0.5=1.54×0.5=2.05×0.5=2.56×0.5=3.07×0.5=3.5100010011010101111001101111011118×0.5=4.09×0.5=4.510×0.5=5.011×0.5=5.512×0.5=6.013×0.5=6.514×0.5=7.015×0.5=7.5n位D/A轉換器的輸出電壓為10.7

數(shù)/模和模/數(shù)轉換其中，di是輸入二進制數(shù)字量中對應位的0、1值。

DAC0832是使用CMOS工藝制造的單片8位D/A轉換集成電路,共20個管腳,是電流輸出，當要求轉換結果不是電流而是電壓時，需要外加運算放大器。集成片內已設置了反饋電阻，使用時將Rf輸出端（9腳）接到運算放大器輸出端即可。若運算放大器增益不夠時，仍需外部串聯(lián)反饋補償電阻。D7～D0：8位數(shù)字信號輸入端，D7是最高位（MSB），D0是最低位（LSB）。IO1、IO2：模擬電流輸出端，IO1一般接運算放大器的反相輸入端，IO2一般接地。10.7

數(shù)/模和模/數(shù)轉換UCC：電源電壓端，一般為+5V~+15V。UREF：參考電源輸入端。：片選信號，低電平有效。DGND：數(shù)字電路接地端。AGND：模擬電路接地端，通常與DGND相連。ILE：輸入鎖存使能端，高電平有效。它與WR1、信號共同控制輸入寄存器選通。WR1：寫信號1，低電平有效。當=0，ILE=1時，WR1才能把數(shù)據(jù)總線上的數(shù)據(jù)輸入寄存器中。

10.7

數(shù)/模和模/數(shù)轉換WR2：寫信號2，低電平有效。與配合，當二者均為0時，將輸入寄存器中當前的值寫入DAC寄存器中。

：控制傳送信號輸入端，低電平有效。用來控制WR2選通DAC寄存器。

下頁圖是將DAC0832接為直通形式。

10.7

數(shù)/模和模/數(shù)轉換123DAC0832CSWR1WR2I