第7章-時序邏輯電路

第七章：時序邏輯電路7.1時序邏輯電路常用器件7.2時序邏輯電路的特征7.3時序邏輯電路功能分析計數(shù)器7.4時序邏輯電路設(shè)計本章首先介紹時序邏輯電路的常用器件—觸發(fā)器，在掌握了觸發(fā)器的特征方程和工作特點后，給出時序邏輯電路的基本概念及分類方法，在此基礎(chǔ)上通過實例給出分析和設(shè)計時序邏輯電路的方法和步驟。7.1觸發(fā)器觸發(fā)器對數(shù)字信號具有記憶和存貯的功能，是構(gòu)成時序邏輯電路存貯部分的基本單元，也是數(shù)字電路的基本邏輯單元。在輸入信號的作用下，它能夠從一種穩(wěn)態(tài)(0或1)轉(zhuǎn)變到另一種穩(wěn)態(tài)(1或0)。

有兩種不同類型的輸入端?！?”態(tài)Q=0Q=1“1”態(tài)Q=1Q=0輸出Q和Q互為相反邏輯，所以只有兩種狀態(tài)：邏輯變量輸入端，如D、RS、JK、T時鐘脈沖輸入端CP7.1.1RS觸發(fā)器RS觸發(fā)器:可控RS觸發(fā)器(同步RS觸發(fā)器)和主從RS觸發(fā)器?！巴健钡暮x：RS觸發(fā)器的動作與時鐘CP同步。平時常為“1”平時常為“1”直接置位端直接清零端CP=0時011觸發(fā)器保持原態(tài)&a&b&c&dCP111CP=1時&a&b&c&dCP11取決于R、S及原態(tài)可控(同步)RS觸發(fā)器功能分析1若原狀態(tài)：CP&a&b&c&d11

保持不變！輸入R=0,S=0時0011100110輸出保持：1若原狀態(tài)：CP&a&b&c&d110011011001輸出保持：可控(同步)RS觸發(fā)器功能分析1若原狀態(tài)：CP&a&b&c&d11輸入R=0,S=1時1001100110輸出保持：1若原狀態(tài)：CP&a&b&c&d111001011010輸出變?yōu)椋褐谩?”！可控(同步)RS觸發(fā)器功能分析1若原狀態(tài)：CP&a&b&c&d11

置“0”

！輸入R=1,S=0時0110100101輸出變?yōu)椋?若原狀態(tài)：CP&a&b&c&d110110011001輸出保持：可控(同步)RS觸發(fā)器功能分析輸出Q＝Q＝1，為邏輯功能的混亂狀態(tài)。當(dāng)CP＝10或R、S同時由10時，邏輯狀態(tài)是不定的。因此使用RS觸發(fā)器時應(yīng)保證RS＝0（約束條件）1CP&a&b&c&d11輸出狀態(tài)不定！輸入R=1,S=1時110011輸出變?yōu)椋哼壿嫻δ芑靵y！11可控(同步)RS觸發(fā)器功能分析RS觸發(fā)器真值表時鐘CP輸入ＲＳ現(xiàn)態(tài)Ｑn次態(tài)Ｑn+1說明００××××０１０１不變１１０００１０１不變１１０１０１１１置“１”１１１００１００置“０”１１１１０１－－不定邏輯表達式：狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖，即表示了次態(tài)輸出與輸入R、S及現(xiàn)態(tài)輸出間的邏輯關(guān)系，又表明了觸發(fā)器從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)時，對輸入信號R、S的要求。例：已知R、S波形，分析在CP脈沖作用下輸出Q的波形。若在CP=1期間，R、S端信號發(fā)生變化會引起觸發(fā)器輸出狀態(tài)的改變，這種現(xiàn)象稱為空翻。發(fā)生空翻現(xiàn)象時，時鐘脈沖CP失去對觸發(fā)器的觸發(fā)控制作用，使觸發(fā)器不能和與其所聯(lián)的前后級時序邏輯單元協(xié)調(diào)工作，從而導(dǎo)致混亂的邏輯輸出。注意：使用可控RS觸發(fā)器時既要保證RS=0，同時還要保證在CP=1期間R、S不會發(fā)生變化。主從RS觸發(fā)器能有效地消除空翻現(xiàn)象。主從RS觸發(fā)器工作過程分兩個階段來完成：(1)接收信號階段：在CP的前沿，主觸發(fā)器F1將R、S邏輯值輸入，Q1做相應(yīng)的變化，從觸發(fā)器F2將保持原狀態(tài)不變。(2)觸發(fā)翻轉(zhuǎn)階段：在CP的后沿，主觸發(fā)器的輸入被封鎖，從觸發(fā)器Q2按上一階段中R2、S2的設(shè)定而變化。主從RS觸發(fā)器的工作特點：CP前沿接收信號，后沿觸發(fā)翻轉(zhuǎn)。7.1.2JK觸發(fā)器主從JK觸發(fā)器，是由主從RS觸發(fā)器改進而來。JK觸發(fā)器的輸入端JK不再有限制條件。JK觸發(fā)器邏輯表達式：RDSDCQKJJK觸發(fā)器真值表時鐘CP輸入ＪＫ現(xiàn)態(tài)Ｑn次態(tài)Ｑn+1說明××××０１０１不變０００１０１不變０１０１００置“0”１００１１１置“1”１１０１１０翻轉(zhuǎn)功能表該觸發(fā)器帶有直接置位復(fù)位端下降沿觸發(fā)邏輯符號RDSDCQKJ狀態(tài)轉(zhuǎn)換圖置“1”CPKJQ保持翻轉(zhuǎn)置“0”

畫出主從JK

觸發(fā)器輸出端波形圖。

(設(shè)觸發(fā)器初態(tài)為“0”)。例1：

假設(shè)初始狀態(tài)Qn=0，畫出Q1和Q2

的波形圖。JKQQCPQ2JKQQCPQ1?

看懂邏輯符號；?

熟練使用功能表。CPQ1Q2例2：畫出主從JK觸發(fā)器輸出端波形圖。邏輯符號RDSDCQKJQQ123456例3：

畫出主從JK觸發(fā)器輸出端波形圖。JK

Qn+1

00Qn11Qn01

0

10

1

CPJKQ例4：7.1.3D觸發(fā)器通常所用的D觸發(fā)器又叫維持阻塞型D觸發(fā)器，簡稱維阻型D觸發(fā)器，它是一種邊沿型觸發(fā)器。功能表邏輯表達式狀態(tài)轉(zhuǎn)換圖邏輯符號觸發(fā)方式：邊沿觸發(fā)型，且上升沿有效。CP已知維持阻塞型D觸發(fā)器CP和D端的波形，試畫出輸出端Q的波形。

DQDQn+10101D觸發(fā)器功能表例5：集成4D觸發(fā)器74LS175特點:一個集成電路中有4個D觸發(fā)器,

時鐘CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND集成4D觸發(fā)器74LS175的應(yīng)用舉例—搶答電路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR500

4+5V111&&1+5V4.7k

風(fēng)鳴器CP1kHz主持人清0甲乙丙丁74LS175參賽人搶答按鍵17.1.4T觸發(fā)器功能表邏輯狀態(tài)表邏輯表達式邏輯符號畫出T觸發(fā)器的輸出波形。(設(shè)觸發(fā)器初態(tài)為“0”）QTCP例6：7.2時序邏輯電路的特征組合邏輯電路的特點：①任何給定時刻的穩(wěn)定輸出僅僅決定于該時刻電路的輸入，而與以前各時刻電路的輸入狀況無關(guān)；②輸入-輸出之間沒有反饋。時序邏輯電路的特點:①電路中含有存貯單元，它的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關(guān)，而且還取決于原有的狀態(tài)；②輸入-輸出之間至少有一條反饋路徑。

注意以下概念：驅(qū)動方程特征方程狀態(tài)方程輸出方程7.3.1計數(shù)器*計數(shù)器的功能

記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進行數(shù)字運算等等。計數(shù)器循環(huán)一周所需的脈沖個數(shù)稱為計數(shù)器的模。**計數(shù)器的分類同步計數(shù)器和異步計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。有時也用計數(shù)器的計數(shù)進制來區(qū)分各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器。7.3時序電路功能分析1.異步二進制加法計數(shù)器CQ2Q1Q0000011100011110100101101012345678000加法計數(shù)器狀態(tài)表各觸發(fā)器J=K=1低位的Q端接高位的CP端CPQ0Q1Q2一、二進制計數(shù)器RDK

CPQQRDK

CPQQRDK

CPQQ清零計數(shù)輸入CPF0F1F2Q0Q1Q2JJJ作用：計數(shù)、分頻J0=K0=1J1=K1=Q0J3=K3=Q2?Q1?Q0J2=K2=Q1?Q02.同步二進制加法計數(shù)器計數(shù)脈沖同時加到觸發(fā)器的時鐘端?JK

CPQQ

?JK

CPQQ

?JK

CPQQ&&??JKCPQQ&&?????CP1????Q0Q1Q2Q3

??F0F1F2F3CPQ3Q2Q1Q000000

10001

20010

30011

40100

50101

60110

70111

81000

CPQ3Q2Q1Q091001

101010

111011

121100

131101

141110

151111

160000

驅(qū)動方程：CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001100000十進制加法計數(shù)器狀態(tài)表1.8421碼2.8421碼十進制加法計數(shù)器波形圖Q0Q1Q2Q3CP12345678910二、十進制加法計數(shù)器QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3CP1五進制加法計數(shù)器二進制3.8421碼二—五—十進制加法計數(shù)器QQSDRDCJKF0Q0計數(shù)輸入CPCP0QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3J2=K2=1J3=Q2Q1；K3=1C1=C3=CP；C2=Q10J1=0K1=1CPQ3Q2Q1050000100011010101234狀態(tài)表J1=Q3；K1=10J3=0K3=10第五個脈沖到來后，計數(shù)器清零了，稱為五進制CP驅(qū)動方程：QQSDRDCJKQ計數(shù)輸入CPCPSDRDCQQ<DQF0計數(shù)輸入CPCP1.JK觸發(fā)器和D觸發(fā)器接成計數(shù)狀態(tài)的基本狀態(tài)計數(shù)器分析小結(jié)2.分析時先寫出驅(qū)動方程，異步計數(shù)器要注意CP脈沖何時到來。3.由驅(qū)動方程，觸發(fā)器真值表列狀態(tài)表，由此得出幾進制。實現(xiàn)了Qn+1=QnQ0Q1Q2CP計數(shù)器功能的分析Q2CPQ1Q0RDCPQ2Q1Q0對應(yīng)十進制數(shù)狀態(tài)轉(zhuǎn)換表波形圖：00000100112010230113410045101561106711178000012345678如何知道是加法還是減法？如何知道是幾進制？如何知道是異步？看圖：脈沖不同時作用于各觸發(fā)器，所以是異步方式工作?？幢恚旱綆讱w0就是幾進制！看表：對應(yīng)十進制數(shù)是遞增的是加法！8進制異步加法計數(shù)器通過分析可知該計數(shù)器為：例1：Q0Q1Q0Q0CPQ1Q0對應(yīng)十進制數(shù)狀態(tài)轉(zhuǎn)換表000021023113400010114進制同步加法計數(shù)器例2：計數(shù)器功能的分析Q1Q0狀態(tài)轉(zhuǎn)換表：波形圖：000011132102301140005113CP12345通過分析可知該計數(shù)器為：4進制異步減法計數(shù)器CPQ1Q0對應(yīng)十進制數(shù)Q0CPRDQ1Q0異步計數(shù)器的特點：在異步計數(shù)器內(nèi)部，觸發(fā)器的觸發(fā)信號不完全一樣，即各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為“異步計數(shù)器”。例3：計數(shù)器功能分析分析步驟：(法一）計數(shù)脈沖1.寫出控制端的邏輯表達式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP2.寫出各觸發(fā)器的狀態(tài)方程逢CP（）逢Q0（）逢CP（）逢CP（）逢Q0（）逢CP（）3.填寫狀態(tài)轉(zhuǎn)換表Q1Q2Q1Q00000010Q2Q0011200123011341004500005進制異步加法計數(shù)器CPQ2Q1Q0十進制數(shù)例4：分析步驟：（法二）Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP000001111101111101111111111101110150000111111.寫出控制端的邏輯表達式J2=Q1Q0,K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

2.狀態(tài)轉(zhuǎn)換表1010010230114100012340CP

Q2

Q1

Q0

J2=K2=J1=K1=J0=K0=Q1Q01111Q2十進制數(shù)5進制異步加法計數(shù)器例4：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP分析步驟：2.填寫狀態(tài)轉(zhuǎn)換表1.寫出控制端的表達式J2=K2=Q1Q0J1=K1=Q0J0=K0=10011110000000011000011111111000011001111000011111111000011001010011001110110111000012345670123456788進制同步加法計數(shù)器Q1Q0CPQ2

Q1

Q0

J2＝K2＝

J1＝K1＝J0＝1K0＝1Q1Q0Q0Q0十進制數(shù)例5：計數(shù)器功能分析總結(jié)異步方式：波形圖狀態(tài)表同步方式：控制端方程狀態(tài)表混合方式：狀態(tài)方程控制端方程狀態(tài)表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPCPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP對同步時序電路的分析，一般按如下步驟進行：①寫出每個觸發(fā)器輸入信號的邏輯表達式(驅(qū)動方程)。②把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的邏輯表達式(特性方程)，得出每個觸發(fā)器的狀態(tài)方程。③如有輸出變量，寫出輸出變量的邏輯表達式(輸出方程)。從理論上講，有了驅(qū)動方程、狀態(tài)方程、輸出方程、時序電路的邏輯功能已經(jīng)描述清楚了，但實際上常常還很不直觀。因而可用狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時序圖(波形圖)來進一步描述。有些簡單的時序電路，可直接畫出時序圖或列出狀態(tài)轉(zhuǎn)換真值表，即可確定時序電路的功能。三、四位二進制同步加法計數(shù)器現(xiàn)態(tài)(n)控制輸入脈沖序號次態(tài)(n+1)標(biāo)志位Q3;Q2;Q1;Q0J0=K0J1=K1J2=K2J3=K3CPQ3;Q2;Q1;Q0C0

0

0

0100010

0

0

1

00

0

0

1110020

0

1

000

0

1

0100030

0

1

100

0

1

1111040

1

0

0

00

1

0

0

100050

1

0

100

1

0

1111160

1

1

00……1

1

1

001

1

1

01000151

1

1

111

1

1

11111160

0

0

0

0四位二進制同步加法計數(shù)器時序圖CPQ3;Q2;Q1;Q000

0

0

010

0

0

120

0

1

030

0

1

140

1

0

0

50

1

0

1…………141

1

1

0151

1

1

1四、十進制計數(shù)器現(xiàn)態(tài)(n)控制輸入脈沖序號次態(tài)(n+1)標(biāo)志位Q3;Q2;Q1;Q0J3

K3J2=K2J1

K1J0=K0CPQ3;Q2;Q1;Q0C0

0

0

00

000

0110

0

0

1

01

0

0

00000019100111

0

0

1010011100

0

0

001

0

1

001000111

0

1

1

01

0

1

1

00101120

1

0

001

1

0

001000111

1

0

10110100001120

1

0

001

1

1

001000111

1

1

111

1

1

111101120

0

0

0

0一位十進制同步加法計數(shù)器狀態(tài)轉(zhuǎn)換圖CPQ3;Q2;Q1;Q000

0

0

0

1000191001100

0

0

00101011

0

1

1

20

1

0

00110011

1

0

120

1

0

00111011

1

1

120

0

0

0

7.3.2寄存器寄存器，是具有寄存功能的基本數(shù)字部件。它既能把二進制代碼暫時存放起來，又能根據(jù)需要隨時更新或輸出所存的代碼。寄存器由觸發(fā)器和一些邏輯門組成，觸發(fā)器用來存放代碼，邏輯門用來控制代碼的接收、傳送和輸出等。數(shù)碼的輸入方式有并行和串行之分,輸出也有并行和串行之分。并行輸入、并行輸出：數(shù)碼從各輸入、輸出端同時輸入、輸出。串行輸入、串行輸出：數(shù)碼從一個輸入、輸出端逐位輸入、輸出。

根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出1.并入/并