微電子工藝概述

微電子工藝基礎西安電子科技大學微電子學院戴顯英2005.5一、微電子技術發(fā)展歷史一些關鍵的半導體、微電子技術（工藝）1918年

柴可拉斯基晶體生長技術--CZ法/直拉法，Czochralski,Si單晶生長緒論一、微電子技術發(fā)展歷史1925年

布里吉曼晶體生長技術，Bridgman，

GaAs及化合物半導體晶體生長1947年第一只晶體管（點接觸式），

Bardeen、Brattain及Shockley，三人同獲1956年諾貝爾物理獎

一、微電子技術發(fā)展歷史肖克利(WilliamShockley)

1910—1989巴丁(JohnBardeen)1908—1991

布拉坦(WalterBrattain)

1902—1987

一、微電子技術發(fā)展歷史

世界上第一個點接觸型晶體管

一、微電子技術發(fā)展歷史1949pn結(jié),Shockley1952Ⅲ-Ⅴ族化合物半導體,Welker1952擴散,Pfann，高溫深結(jié)1954第一個硅晶體管，Teal,貝爾實驗室1957光刻膠,Andrus，光刻成本占35%1957氧化物掩蔽層，F(xiàn)rosch和Derrick,可阻止大部分雜質(zhì)的擴散

一、微電子技術發(fā)展歷史1957CVD（化學氣相淀積）外延晶體生長技術—薄膜，

Sheftal、Kokorish及Krasilov,改善器件性能、制造新穎器件1957異質(zhì)結(jié)雙極晶體管（HBT）,Kroemer（2000年諾貝爾物理獎）1958離子注入,Shockley，低溫淺結(jié)、精確控制摻雜數(shù)目1958第一個（混合）集成電路,Kilby（2000年諾貝爾物理獎）,由Ge單晶制作--1個BJT、3個電阻、1個電容

一、微電子技術發(fā)展歷史

世界上第一個集成電路一、微電子技術發(fā)展歷史1959第一個單片集成電路,Noyce（2000年諾貝爾物理獎）,6個器件的觸發(fā)器1960平面化工藝，SiO2層（光刻）→窗口（擴散）→pn結(jié)1960第一個MOSFET(金屬-氧化物-半導體場效應晶體管)，Kahang及Atalla,1963CMOS(互補型金屬-氧化物-半導體場效應晶體管)，Wanlass及薩支唐，邏輯電路1967DRAM(動態(tài)隨機存儲器)，Dennard1969多晶硅自對準柵極，Kerwin，有效降低寄生效應一、微電子技術發(fā)展歷史1969MOCVD（金屬有機化學氣相淀積），Manasevit及Simpson，GaAs外延

1971干法刻蝕，Irving，CF4-O2，各向異性好1971分子束外延（MBE），極薄薄膜（原子級）、精確控制1971微處理器（Intel4004,3mmX4mm，含2300個MOS管，8μm工藝），Hoff，一、微電子技術發(fā)展歷史一、微電子技術發(fā)展歷史1982溝槽隔離，Rung，隔離CMOS（取代其它的絕緣技術）1989化學機械拋光，Davari，各層介電層全面平坦化（的關鍵）1993銅布線，鋁在大電流下有嚴重的電遷移現(xiàn)象1999年的0.18微米工藝、2001年的0.13微米、2003年的90納米（0.09微米），2005年的65納米（0.065微米）1960′s的25mm(1

英寸），1970′s的51mm(2英寸），1980′s的100mm(4英寸），1990′s的200mm(8英寸），2000的300mm(12英寸），現(xiàn)在400mm(16英寸)二、微電子技術發(fā)展的規(guī)律與

趨勢三、器件與集成電路制造工藝

簡介

硅外延平面晶體管制造工藝3DK3

—NPN型開關管工藝流程--前工序⑴襯底制備（ρ=10-3Ω·cm，N+,400μm）→⑵外延（N,ρ=0.3-0.5Ω·cm，1-10μm）→⑶基區(qū)氧化/一次氧化（光刻掩蔽膜/鈍化表面，500-600nm）→⑷基區(qū)光刻（刻出基區(qū)擴散窗口）→⑸硼預淀積（擴散足夠的B雜質(zhì)，N型）→⑹減薄蒸金（減到200-250μm；減?。罕苊獗趁鍮擴散到內(nèi)部/利于劃片；蒸金：金擴散雜質(zhì)源，）→工藝流程--前工序⑺硼再分布（再分布/二次氧化/金擴散。再分布：控制結(jié)深與表面濃度；金擴散:減少集電區(qū)少子壽命，縮短開關管底存儲時間，提高開關速度。）→⑻刻發(fā)射區(qū)/二次光刻（刻出發(fā)射區(qū)窗口）→⑼磷預淀積（形成發(fā)射區(qū)：β=30-40，BVceo>8V,BVcbo≈7V。）→⑽磷再分布（再分布/三次氧化；再分布：達到設計要求，如β=50-60；三次氧化：光刻引線孔的掩蔽膜，200-300nm。）→工藝流程--前工序⑾刻引線孔/三次光刻（刻出基區(qū)、發(fā)射區(qū)的電極引線接觸窗口。）→⑿蒸鋁（真空蒸高純Al）→⒀鋁反刻/四次光刻（刻蝕掉電極引線以外的鋁層，用三次光刻的反版）→⒁合金（550-580℃，形成Al-Si歐姆接觸。）→工藝流程--前工序⒂初測（測β、BV，不合格作記號。）→⒃劃片（用金剛刀，激光）→⒄燒結(jié)（用銀漿將管芯固定在管殼底座上，使集電極與底座金屬板及集電極管腳相連，并形成歐姆接觸。）→⒅鍵合（用金絲/硅鋁絲將發(fā)射極、基極與底座上相應的管腳相連接。）→工藝流程--后工序⒆中測（檢查劃片、壓片、燒結(jié)、鍵合工序的質(zhì)量→⒇封帽（管殼的材料、形狀及質(zhì)量對性能影響極大）→（21）工藝篩選（高溫老化、功率老化、高低溫循環(huán)實驗）→（22）總測（全面測試、等級分類）→（23）打印包裝、入庫。

輔助工序：超凈廠房技術超純水、高純氣體制備技術光刻掩膜版制備技術材料準備技術PN結(jié)隔離雙極型集成電路制造工藝

工藝流程⑴襯底制備（ρ=8-13Ω·cm，P型,（111）晶面，300400μm）→⑵埋層氧化（埋層擴散的掩蔽膜，1-1.5μm；埋層作用降低集電極串聯(lián)電阻）→⑶埋層光刻（刻埋層擴散區(qū)窗口）→⑷埋層擴散（N+,R□≤20Ω/□）→⑸外延（N型Si，ρ=0.3-0.5Ω·cm，8-10μm）→⑹隔離氧化（隔離擴散的掩蔽膜，0.6-1μm）→工藝流程⑺隔離光刻（刻隔離墻擴散窗口）→⑻隔離擴散（形成P+型隔離墻：P+擴散要穿透外延層與P-Si襯底連通，將N型外延層分割成若干獨立得“島”；兩步擴散）→⒅合金（形成Al-Si歐姆接觸）⑼背面蒸金（真空蒸高純金）→⑽基區(qū)氧化（基區(qū)擴散掩蔽膜：0.5-0.8μm；金擴散：提高開關速度，消除從P型擴散區(qū)到襯底的P-N-P晶體管效應）→工藝流程⑾基區(qū)光刻（刻出基區(qū)及各擴散電阻的窗口）→⑿基區(qū)擴散（預淀積硼；硼再分布/氧化，氧化：發(fā)射區(qū)磷擴散的掩蔽膜，0.5-0.6μm；）→⒀發(fā)射區(qū)光刻（刻出發(fā)射區(qū)、集電區(qū)窗口）→⒁發(fā)射區(qū)擴散（磷預淀積；再分布/三次氧化）→⒂刻引線孔（刻出電極引線歐姆接觸窗口）→⒃蒸鋁（真空蒸高純Al）→⒄鋁反刻（刻蝕掉電極引線以外的鋁層）→工藝流程⒆初測→⒇劃片→（21）燒結(jié)→（22）鍵合→（23）中測→（24）封帽→（25）工藝篩選→（26）總測→（27）打印、包裝、入庫。集成電路的特有工藝

a．隔離擴散目的：形成穿透外延層的P+（N+）隔離墻,將外延層分割成若干彼此獨立的隔離“島”。電路中相互需要隔離的晶體管和電阻等元件分別做在不同的隔離島上。工作時：P+接低電壓（接地），N型隔離島接高電壓。元件間的隔離：兩個背靠背的反向PN結(jié)--PN結(jié)隔離。集成電路的特有工藝b.埋層擴散集電極引線從正面引出，從集電極到發(fā)射極的電流必須從高阻的外延層流過，這相當于在體內(nèi)引入了一個大的串聯(lián)電阻，導致飽和壓降增大。低阻埋層（N+型薄層）:有效降低了集電區(qū)的串聯(lián)電阻。四、本課程的主要內(nèi)容1.襯底制備—單晶生長；晶片的切、磨、拋；2.薄膜技術—氧化、外延、蒸發(fā)；3.摻雜技術—擴散、離子注入；4.圖形加工—制版、光刻（曝光、腐蝕）；

五、本課程教學的特點

1．側(cè)重原理闡述；2．硅材料；3．平面工藝。六、參考書

1.黃漢堯，李乃平，半導體器件工藝原理，上?？萍汲霭嫔?.莊同曾，集成電路制造工藝-原理與實踐，電子工業(yè)出版社3．

廈門大學，半導體器件工藝原理，人民教育出版社4．

施敏，超大規(guī)模集成電路技術，科學出版社5．