第8章 SOPC技術(shù)開發(fā)概述課件

FPGA-CPLD原理及應(yīng)用

山東工商學(xué)院電子信息系

張守祥第8章SOPC技術(shù)開發(fā)概述課程背景(1)器件的物理版圖設(shè)計（器件級）微電子技術(shù)的發(fā)展歷史是一個不斷創(chuàng)新的過程，這種創(chuàng)新包括理論創(chuàng)新、技術(shù)創(chuàng)新和應(yīng)用創(chuàng)新。每一種創(chuàng)新都能開拓出一個新的領(lǐng)域，帶來新的市場，產(chǎn)生重大的影響。40048008808080858086286386486Pentium?procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)2Xgrowthin1.96years!第8章SOPC技術(shù)開發(fā)概述課程背景(2)器件的物理版圖設(shè)計集成電路單元庫（邏輯級）（器件級）3Intel4004微處理器Intel奔騰4微處理器第8章SOPC技術(shù)開發(fā)概述課程背景(3)器件的物理版圖設(shè)計集成電路單元庫片上系統(tǒng)（系統(tǒng)級）（邏輯級）（器件級）芯片的集成度不斷提高，功能不斷增強，但是費用不斷增加。制約中小企業(yè)集成電路的發(fā)展。理論研究的發(fā)展速度。解決方案：FPGASOPC。第8章SOPC技術(shù)開發(fā)概述學(xué)習(xí)目標(biāo)1.掌握SOPC技術(shù)的基本概念。NiosIISOPC工具硬件搭建軟件編程基本概念SOPC系統(tǒng)設(shè)計3.掌握SOPC系統(tǒng)設(shè)計方法，為今后工作和實踐打下良好基礎(chǔ)。2.了解NiosII處理器、Avalon總線的基本結(jié)構(gòu)和使用方法，熟悉SOPC相關(guān)工具軟件的使用方法，掌握SOPC硬件系統(tǒng)的搭建和NiosII軟件編程方法。第8章SOPC技術(shù)開發(fā)概述課程內(nèi)容1.SOPC的基本知識

2.NiosII處理器結(jié)構(gòu)和Avalon總線結(jié)構(gòu)及其使用方法。

3.外設(shè)的使用方法。

4.NiosII軟件編程方法。

5.SOPC系統(tǒng)設(shè)計方法。*6.SOPC工具軟件的使用方法。

第8章SOPC技術(shù)開發(fā)概述《愛上FPGA開發(fā)--特權(quán)和你一起學(xué)NIOSII》

（內(nèi)附光盤1張）作者：吳厚航編著出版社：北京航空航天大學(xué)出版社出版時間：2011-10-1參考書第8章SOPC技術(shù)開發(fā)概述第8章SoPC技術(shù)開發(fā)概述第8章SOPC技術(shù)開發(fā)概述嵌入式系統(tǒng)是以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計算機系統(tǒng)。嵌入式系統(tǒng)嵌入式微處理器操作系統(tǒng)應(yīng)用軟件外圍設(shè)備外圍設(shè)備第8章SOPC技術(shù)開發(fā)概述SoC簡介IC?AISC?SOC?IC:是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱,包括:集成電路、三極管、特殊電子元件。ASIC：專用IC。是指為特定的用戶、某種專門或特別的用途而設(shè)計的芯片組。SOC:片上系統(tǒng)。隨IC設(shè)計與工藝的提高，使原先由許多IC組成的電子系統(tǒng)可集成到一個芯片上，構(gòu)成SOC。軟硬件協(xié)同設(shè)計和IP核使用是SoC的兩大特點。第8章SOPC技術(shù)開發(fā)概述微處理器分類第8章SOPC技術(shù)開發(fā)概述微控制器

功能:監(jiān)控特點:片上存儲器沒有外部總線低價格少量的外設(shè)較少的管腳低性能對軟件要求較低典型應(yīng)用:汽車電子控制系統(tǒng)白色家電控制面板例如:PICMicro(EntireLine)Intel8051ToshibaTX19CPUFLASHRAMADCGPIOSerialTimerI2CSPICANRS232Non-ExpandableBus……8/16BitCPU(Typical)第8章SOPC技術(shù)開發(fā)概述嵌入式微處理器

功能:處理和控制特點:外部系統(tǒng)總線外部存儲器接口控制器豐富的外設(shè)增強型的CPUMMU/FPU/AccelerationLikely典型應(yīng)用:黑色家電智能設(shè)備例如:MotorolaColdFirefamilyMotorolaPPC5xx,8xx,8xxxToshibaTX49CPUFLASHRAMADCGPIOSerialTimerMULTIPLE:I2CSPICANRS232EthernetDRAMFLASHPeriph#1SDRAM:SDRDDRExpandableSystemBusMMUPeriph#NCPUCache:L1Cache(Always)第8章SOPC技術(shù)開發(fā)概述計算機微處理器

功能:計算機微處理器特點:高速處理器外部高速總線高速外設(shè)接口多核處理器典型應(yīng)用:路由器/交換機圖像處理器基站控制器例如:IntelPentiumSeriesAMDOpteron（皓龍）MotorolaMPC7xxCPUDRAMPeriph#1ExpandableSystemBusMMUPeriph#NEthernetHighSpeedI/FPCIXRapidIOUTOPiA10/100/1000CPUCache:L1CacheL2CacheDDRDDR2FLASHCPUMMU第8章SOPC技術(shù)開發(fā)概述嵌入式開發(fā)遇到的挑戰(zhàn)滿足系統(tǒng)的性能降低產(chǎn)品的價格節(jié)省產(chǎn)品的開發(fā)周期選擇合適特性的處理器第8章SOPC技術(shù)開發(fā)概述問題:降低成本,復(fù)雜性&功耗FlashSDRAMCPUDSPI/OI/OI/OFPGAI/OI/OI/OCPUDSP解決方案:用PLD替換外部器件FPGA第8章SOPC技術(shù)開發(fā)概述FlashSDRAMCPU集成在FPGA內(nèi)部可編程的片上系統(tǒng)(SOPC)FPGA第8章SOPC技術(shù)開發(fā)概述IP（IntellectualProperty）

軟核（SoftIPCore）以HDL文本形式提交給用戶，它已經(jīng)過RTL級設(shè)計優(yōu)化和功能驗證，但其中不含任何具體的物理信息。固核（FirmIPCore）介于軟核和硬核之間，除了完成軟核所有的設(shè)計外，還完成了門級電路綜合和時序仿真等設(shè)計環(huán)節(jié)。

硬核（HardIPCore）基于半導(dǎo)體工藝的物理設(shè)計，已有固定的拓撲布局和具體工藝，并已通過工藝驗證，具有可保證的性能。第8章SOPC技術(shù)開發(fā)概述SOPC技術(shù)SystemOnProgrammableChip,可編程的片上系統(tǒng)。是Altera公司提出來的一種靈活、高效的SOC解決方案。sopcSOPC將處理器、存儲器、I/O、LVDS、CDR等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件上，構(gòu)成一個可編程的片上系統(tǒng)?，F(xiàn)今SOPC可以認為是基于FPGA解決方案的SOC。與ASIC的SOC解決方案相比，SOPC系統(tǒng)及其開發(fā)技術(shù)具有更多的特色，構(gòu)成SOPC的方案也有多種途徑。第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3該方案是指在FPGA中預(yù)先植入處理器。目前最常用的嵌入式處理器是含有ARM32位知識產(chǎn)權(quán)處理器核的器件。為了達到通用性，必須為常規(guī)的嵌入式處理器集成諸多通用和專用的接口，但增加了成本和功耗。如果將ARM或其它處理器核以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源，按照系統(tǒng)功能需求來添加接口功能模塊，既能實現(xiàn)目標(biāo)系統(tǒng)功能，又能降低系統(tǒng)的成本和功耗。這樣就能使得FPGA靈活的硬件設(shè)計與處理器的強大軟件功能有機地結(jié)合在一起，高效地實現(xiàn)SOPC系統(tǒng)。第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案IP硬核直接植入FPGA存在以下不足：

IP硬核多來自第三方公司，F(xiàn)PGA廠商無法控制費用，從而導(dǎo)致FPGA器件價格相對偏高。

IP硬核預(yù)先植入，使用者無法根據(jù)實際需要改變處理器結(jié)構(gòu)。更不能嵌入硬件加速模塊(如DSP)。無法根據(jù)實際設(shè)計需要在同一FPGA中集成多個處理器。無法根據(jù)實際設(shè)計需要裁減處理器硬件資源以降低FPGA成本。只能在特定FPGA中使用硬核嵌入式處理器。

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3IP軟核處理器能有效克服上述不足：目前最有代表性的軟核處理器分別是Altera公司的NiosII核，以及Xilinx公司的MicroBlaze核。特別是NiosII核，能很好的解決上述五方面的問題。

Altera的NiosII核是用戶可隨意配置和構(gòu)建的32位嵌入式處理器IP核，采用Avalon總線結(jié)構(gòu)通信接口；包含由FS2開發(fā)的基于JTAG的片內(nèi)設(shè)備內(nèi)核。在費用方面，由于NiosII是由Altera公司直接提供而非第三方廠商產(chǎn)品，故用戶通常無需支付知識產(chǎn)權(quán)費用，NiosII的使用費用僅僅是其占用的FPGA邏輯資源的費用。第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy就是利用原有的FPGA開發(fā)工具，將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化，從而克服傳統(tǒng)ASIC設(shè)計中普遍存在的問題。ASIC(SOC)開發(fā)中難于克服的問題包括：開發(fā)周期長、產(chǎn)品上市慢、一次性成功率低、有最少投片量要求、設(shè)計軟件工具繁多且昂貴、開發(fā)流程復(fù)雜等。第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3利用HardCopy技術(shù)設(shè)計ASIC，開發(fā)軟件費用少，SOC級規(guī)模的設(shè)計周期不超過20周，轉(zhuǎn)化的ASIC與用戶設(shè)計習(xí)慣的掩模層只有兩層，且一次性投片的成功率近乎100%，即所謂的FPGA向ASIC的無縫轉(zhuǎn)化。用ASIC實現(xiàn)后的系統(tǒng)性能將比原來在HardCopyFPGA上驗證的模型提高近50%，而功耗則降低40%。

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1第8章SOPC技術(shù)開發(fā)概述構(gòu)成SOPC的三種方案

基于FPGA嵌入IP軟核的SOPC系統(tǒng)2

基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy技術(shù)是一種全新的SOC級ASIC設(shè)計解決方案，即將專用的硅片設(shè)計和FPGA至HardCopy自動遷移過程結(jié)合在一起的技術(shù)，首先利用QuartusII將系統(tǒng)模型成功實現(xiàn)于HardCopyFPGA上，然后幫助設(shè)計者把可編程解決方案無縫地遷移到低成本的ASIC上。這樣，HardCopy器件就把大容量FPGA的靈活性和ASIC的市場優(yōu)勢結(jié)合起來，實現(xiàn)對于有較大批量要求并對成本敏感的電子產(chǎn)品上，從而避開了直接設(shè)計ASIC的困難。

基于FPGA嵌入IP硬核的SOPC系統(tǒng)1第8章SOPC技術(shù)開發(fā)概述三種SOC方案的比較指標(biāo)基于ASIC的SOC基于FPGA的SOC(SOPC)基于HardCopy的SOC單片成本低較高較低開發(fā)周期長(>20周)短(<10周)較短(<20周)開發(fā)成本設(shè)計工程成本高掩模成本高軟件工具成本高設(shè)計工程成本低無掩模成本軟件工具成本低設(shè)計工程成本低掩模成本低軟件工具成本低一次投片情況一次投片成功率低，成本高，耗時長可現(xiàn)場配置一次投片成功率近100%，成本低，耗時短集成技術(shù)0.25um~90nm0.25um~90nm0.25um~90nm可重構(gòu)性不可重構(gòu)可重構(gòu)不可重構(gòu)第8章SOPC技術(shù)開發(fā)概述FPGANiosII處理器概覽處理器位置NiosIICPUOn-ChipROMOn-ChipRAMUARTGPIOTimerCustomLogicSDRAMControllerAvalon?

SwitchFabricDebugCache可配置的32-bit精簡指令集處理器3種模式

–

性能和資源外設(shè)庫的支持（超過60個）免費使用AlteraFPGAHardCopy選擇處理器和外設(shè)第8章SOPC技術(shù)開發(fā)概述靈活性:用戶自定義處理器用戶配置:處理器外設(shè)外部接口片上存儲器用戶邏輯第8章SOPC技術(shù)開發(fā)概述NiosII處理器功能框圖Program

Controller&AddressGenerationInstruction

Cacheclockresetirq[31..0]Control

Registers

ctl0toctl4Arithmetic

LogicUnitHardware-

Assisted

DebugModuleInterrupt

ControllerJTAGinterface

toSoftware

DebuggerCustom

Instruction

LogicException

ControllerInstructionBusData

CacheDataBusGeneral

Purpose

Registers

r0tor31Custom

I/OSignalsNiosIIProcessorCoreTightly-CoupledInstructionMemTightly-CoupledInstructionMem

Tightly-CoupledDataMemTightly-CoupledDataMem

第8章SOPC技術(shù)開發(fā)概述NiosII處理器消耗資源NiosIINiosIILargest90nmFPGA180,000LEsSmallest90nmFPGA

4600LEs13%ofFPGANiosII/e“economy”1%ofFPGANiosII/f“fast”2C52S180NiosIINiosIINiosIINiosII35￠inlowestcostFPGA第8章SOPC技術(shù)開發(fā)概述NiosII外設(shè)消耗資源列表PeripheralsLEsUART120DMA860PIO20Tri-stateBridge380SDRAMController550DDRSDRAMController850PerformanceCounter660Timer130SPIMaster180(16bit)SPISlave120(16bit)第8章SOPC技術(shù)開發(fā)概述NiosII–業(yè)界最流行的軟核處理器超過15,000

開發(fā)板交付給客戶用在通信，消費，工業(yè)，醫(yī)療，汽車電子，數(shù)字廣播Nios官方網(wǎng)站()超過5,000會員開放的硬件和軟件代碼第8章SOPC技術(shù)開發(fā)概述NiosII性能指標(biāo)*Dhrystone2.1Benchmark**PricinginCycloneIIAsLowas$.35ofLogicInaLowCostFPGA**MIPSMIPS8051ARM7ARM9