數(shù)字電子技術(shù)II學習通超星期末考試答案章節(jié)答案2024年

數(shù)字電子技術(shù)II學習通超星期末考試章節(jié)答案2024年A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多,量化單位△越小。

答案:對D/A轉(zhuǎn)換器的位數(shù)越多,轉(zhuǎn)換精度越高。

答案:對所有A/D轉(zhuǎn)換器中的量化方法都是一樣的。

答案:錯在A/D轉(zhuǎn)換過程中,必然會出現(xiàn)量化誤差。

答案:對某模/數(shù)轉(zhuǎn)換器的輸入為0~5.1V模擬電壓,輸出為8位二進制數(shù)字信號(D7~D0)。則該模/數(shù)轉(zhuǎn)換器能分辨的最小模擬電壓為(

)。

答案:0.02V用二進制碼表示指定離散電平的過程稱為()。

答案:編碼數(shù)字系統(tǒng)和模擬系統(tǒng)之間的接口常采用()。

答案:數(shù)/模和模/數(shù)轉(zhuǎn)換器一個無符號8位數(shù)字量輸入的DAC,其分辨率為()位。

答案:8常用的模數(shù)轉(zhuǎn)換器中轉(zhuǎn)換速度最快的是()。

答案:并行比較型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度與輸出數(shù)字量的位數(shù)關(guān)系是(

)。

答案:輸出的數(shù)字量位數(shù)越多轉(zhuǎn)換精度越高

某數(shù)/模轉(zhuǎn)換器的輸入為8位二進制數(shù)字信號(D7~D0)，輸出為0~25.5V的模擬電壓。若數(shù)字信號的最高位是“1”其余各位是“0”，則輸出的模擬電壓為(

)。

答案:12.8V一個4位倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器中,電阻網(wǎng)絡的電阻取值有()種。

答案:2將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)(離散)的模擬量的過程稱為()。

答案:取樣為使采樣輸出信號不失真地代表輸入模擬信號,采樣頻率fs和輸入模擬信號的最高頻率fimax的關(guān)系是()。

答案:fs2fimax74LS121是可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器。

答案:錯施密特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓。

答案:對單穩(wěn)態(tài)觸發(fā)器它有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。

答案:對無穩(wěn)態(tài)多諧振蕩器(

)

答案:沒有穩(wěn)定狀態(tài);是一個振蕩器;產(chǎn)生周期脈沖輸出/star3/origin/02b65b2aa67cbf883cfd07b82dbcbbb2.jpg

答案:單穩(wěn)態(tài)觸發(fā)器/star3/origin/274414dadfbb66a5540109a488e16673.png

答案:0.7RC/star3/origin/0c90e168617b35fc1fee45b4ef539562.jpg

答案:0.7R1C1/star3/origin/2a769c63d4dcb019e7b85df2b56904d2.png

答案:1.1RC/star3/origin/a77d2f49e344b3882e02aea0ac647db5.jpg

答案:施密特觸發(fā)器用ROM可以實現(xiàn)各種組合邏輯函數(shù)。在設(shè)計實現(xiàn)時,只需列出真值表,邏輯函數(shù)的輸入作為存儲內(nèi)容,輸出作為地址,將內(nèi)容按地址寫入ROM即可。

答案:錯一個16K×4的存儲系統(tǒng)的起始地址為全0,其最高地址的十六進制地址碼為3FFFH。

答案:對DRAM中存儲的數(shù)據(jù)如果不進行周期性的刷新,其數(shù)據(jù)將會丟失;而SRAM中存儲的數(shù)據(jù)無需刷新,只要電源不斷電就可以永久保存。

答案:對將256×1位ROM擴展為1024×8位ROM,共需(

)片256×1位ROM。

答案:32將256×1位ROM擴展為1024×1位ROM,地址線為(

)根。

答案:10利用ROM實現(xiàn)兩個4位二進制數(shù)相乘的功能,則該ROM的數(shù)據(jù)線有(

)根。

答案:8利用ROM實現(xiàn)兩個4位二進制數(shù)相乘的功能,則該ROM的地址線有(

)根。

答案:8用ROM實現(xiàn)兩個3位二進制數(shù)相乘的乘法器時,所需的容量為(

)。

答案:26×6位一個存儲矩陣有64行、64列,則存儲陣列的存儲容量為(

)個存儲單元。

答案:4KROM由存儲陣列、地址譯碼器和（

）組成。

答案:輸出控制電路任何一個同步時序邏輯電路的結(jié)構(gòu)和功能可以用下面()函數(shù)表達式完整地描述。

答案:輸出方程;狀態(tài)轉(zhuǎn)換方程/star3/origin/c302c4b6368089b8f70808be0bb1e640.png

答案:2500Hz三個D觸發(fā)器構(gòu)成模8的同步二進制加法計數(shù)器的初態(tài)為101,經(jīng)2016個時鐘后,計數(shù)器狀態(tài)為()。

答案:101/star3/origin/8b28f3f235766cf12c10b24125eaf5d1.png

答案:T觸發(fā)器米利(Mealy)型時序邏輯電路的輸出()

答案:與外部輸入和內(nèi)部狀態(tài)都有關(guān)/star3/origin/04668b892d3985d9224ddb2952ab5230.png

答案:十進制計數(shù)器/star3/origin/0a8a6a1f561f0ca5111dbed671b305b5.png

答案:七進制/star3/origin/e71b28e6f710362d60bd3591661ea7f7.png

答案:八進制/star3/origin/cc92895253aeadaaf4f68ab124cfb182.png

答案:圖d關(guān)于時序電路與組合電路,下列說法錯誤的是()。

答案:時序電路由觸發(fā)器構(gòu)成,不含組合電路如果要構(gòu)成模52計數(shù)器,需要74LVC161()片。

答案:2/star3/origin/25d1c64db27c458f09fbf8c4e90ba4e4.png

答案:對雖然傳輸門控D鎖存器和邏輯門控D鎖存器的電路結(jié)構(gòu)不同,但邏輯功能是完全相同的。

答案:對邊沿JK觸發(fā)器在輸入J=K=1時,如果CP信號的頻率為32kHz,則Q端輸出脈沖的頻率為16kHz。

答案:對觸發(fā)器CP輸入端的三角形符號指的是()。

答案:邊沿觸發(fā)/star3/origin/a1cde0b38125d64cd0bef70043ed1f04.png

答案:0,1觸發(fā)器有()個穩(wěn)定狀態(tài),它可以存儲1位二進制碼,存儲8位二進制信息需要()個觸發(fā)器

答案:2,8對于門控D鎖存器來說,在()條件下,輸出端Q總是等于輸入的數(shù)據(jù)D。

答案:使能脈沖期間/star3/origin/9eee3aa944c0d707f0a193f27d5201cc.png

答案:=0,=0用或非門構(gòu)成的基本SR鎖存器,其特性方程中,約束條件為SR=0。這說明兩個輸入信號()。

答案:不能同時為1當輸入端S和R為(),由或非門構(gòu)成的基本SR鎖存器保持原狀態(tài)不變。

答案:S=0,R=0以下關(guān)于鎖存器和觸發(fā)器描述正確的是()。

答案:鎖存器是脈沖電平敏感器件,觸發(fā)器是脈沖邊沿敏感器件當一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象，稱為競爭。由競爭而可能產(chǎn)生輸出干擾毛刺的現(xiàn)象稱為冒險。

答案:對串行進位加法器的缺點是運算速度慢，優(yōu)點是電路結(jié)構(gòu)簡單。超前進位加法器的優(yōu)點是運算速度快，缺點是電路結(jié)構(gòu)復雜。

答案:對實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器。

答案:錯一個n線-2n線譯碼器即一個1路-2n路數(shù)據(jù)分配器。

答案:對組合邏輯電路在電路結(jié)構(gòu)上只由邏輯門組成,不包含記憶元件,輸入和輸出之間無反饋,因而其功能特點是入變出即變。

答案:對下列屬于譯碼器芯片的是()。

答案:74HC139;74HC138;74HC4511;74HC42/star3/origin/b7437c2ba3093b8e6c24c02a2f474240.jpg

答案:和C下列器件任何時刻只允許有1個有效信號到達輸入端。

答案:普通編碼器/star3/origin/63fac5720e107ac026a4ee246d90237a.jpg

答案:Y=m(1,2,4,7,8,11,13,14)/star3/origin/8ebb124adc46cf90e8372ccab90c6312.png

答案:100/star3/origin/4d23ed2de87a776940aa89f8c4c7cfda.png

答案:B=C=0當七段顯示譯碼器的七個輸出端狀態(tài)為abcdefg=0011111時(高電平有效),譯碼器輸入狀態(tài)(8421BCD碼)應為()。

答案:0110設(shè)計一個裁判表決電路。裁判組由三個人組成：主裁判A、副裁判B和C。在判定一次比賽的結(jié)果時必須按照如下原則：只有當兩個或兩個以上裁判支持，并且其中有一個為主裁判時，比賽結(jié)果的裁決才有效。令A、B、C為1表示支持，為0表示反對。裁決Y為1表示有效，為0表示無效。下列表達式中能夠?qū)崿F(xiàn)該電路功能的是()。

答案:Y=AB+AC一個8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是()。

答案:4:10組合邏輯電路中的競爭冒險是由()引起的。

答案:門電路的延時一個譯碼器若有100個譯碼輸出端,則譯碼器地址輸入端至少有()個。

答案:7一個十六路數(shù)據(jù)選擇器,其地址輸入(選擇控制端輸入)端有()個。

答案:4/star3/origin/2be5b5ebb50fe794f76c697f61ba6435.jpg

答案:或非門下列CMOS門可以將輸出端并接使用的是（

）。

答案:三態(tài)門;漏極開路門;傳輸門/star3/origin/e1f2d88331c11c6d7d31cdde69c101fb.png

答案:或非門能實現(xiàn)線與邏輯功能的門電路是()。

答案:CMOS漏極開路門正邏輯的或同負邏輯的()對應。

答案:與利用數(shù)字電路不僅可以實現(xiàn)數(shù)值運算，還可以實現(xiàn)邏輯運算。

答案:對數(shù)字和字符可以編碼,但標點符號是無法編碼的

答案:錯有權(quán)碼1001一定表示十進制數(shù)9

答案:錯若兩個函數(shù)具有不同的邏輯函數(shù)式,則兩個邏輯函數(shù)必然不相等。

答案:錯邏輯變量的取值,1肯定比0大。

答案:錯表示任意兩位無符號十進制數(shù)需要()二進制數(shù)。

答案:7/star3/origin/6190171bfb965c477f4fcfe2168048fe.png

答案:Y=A異或B一只四輸入端或非門,使其輸出為1的輸入變量取值組合有()種。

答案:1十進制數(shù)2004等值于八進制數(shù)()

答案:37248位二進制補碼(11111111)B所對應的十進制數(shù)真實值是

答案:-18位無符號二進制數(shù)(11111111)B所對應的十進