傳感器與傳感電路技術(shù)項(xiàng)目7習(xí)題及答案

項(xiàng)目練習(xí)一、單項(xiàng)選擇題1.ADC0809的CLOCK引腳的外接時鐘源頻率通常?。ǎ

500Hz B

500KHz C

200Hz D200KHz2.ADC0809在轉(zhuǎn)換結(jié)束，數(shù)據(jù)輸出時（）。A

START須置高電平 B

ALE須置高電平C

EOC須置高電平 D

OE需置高電平3.在啟動ADC0809進(jìn)行A/D轉(zhuǎn)換時，START信號需（）。A置高電平 B先置高電平，再置低電平 C置低電平 D

先置低電平，再置高電平，后置低電平4.圖7-2所示的ADC0809的引腳圖，當(dāng)ADDC、ADDB、ADDA為010時，（）。AIN0通道被選擇 B

IN1通道被選擇 C

IN2通道被選擇 D

IN3通道被選中5.74HC138是一個（）。A

8線輸入-3線輸出的集成譯碼器 B

3線輸入-8線輸出的集成譯碼器C

8線輸入-3線輸出的集成編碼器 D

3線輸入-8線輸出的集成編碼器6.圖7-44所示為74HC138芯片引腳圖，使能信號有效時，若3、2、1腳輸入011，則（）。圖7-4474HC138芯片引腳圖A

14腳輸出低電平 B

圖7-4474HC138芯片引腳圖C

12腳輸出低電平 D

9腳輸出低電平7.圖7-6所示D鎖存器電路，當(dāng)E=1時，輸出（）。A

Q=0 BQ=1 C

Q=D D呈高阻8.圖7-6所示D鎖存器電路，當(dāng)E=1，D=1時，輸出Q（）。A

為0 B為1 C保持原態(tài) D呈高阻態(tài)9.圖7-6所示D鎖存器電路中，當(dāng)E=0，D=1時，輸出Q（）。A

為0 B為1 C保持原態(tài) D呈高阻態(tài)10.圖7-14所示是JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖，圖中“×”（）。A

一定是0 B

一定是1 C

0或1 D

不存在11.圖7-13所示JK觸發(fā)器在CP由1變0時刻，J=1、K=1時，輸出Q（）。A

=0 B

=1 C

保持不變 D

翻轉(zhuǎn)12.圖7-13所示JK觸發(fā)器在CP=1，J=1、K=1時，輸出Q（）。A

=0 B

=1 C

保持不變 D

翻轉(zhuǎn)圖7-45D觸發(fā)器狀態(tài)圖13.圖7-45所示觸發(fā)器狀態(tài)轉(zhuǎn)換圖中，在時鐘信號有效的條件下，①、②、③圖7-45D觸發(fā)器狀態(tài)圖A

1、1、0、0 B

0、1、0、1 C

1、0、1、0 D

0、0、1、114.圖7-11所示觸發(fā)器，在CP=1時，若D=0，則（）。A

等于0 B等于1 C保持原態(tài) D不定15.圖7-23所示電路中，若現(xiàn)態(tài)Q3Q2Q1Q0=1000，串行輸入端D0在第2個脈沖信號之前為1，之后為0，則第3個時鐘脈沖后，Q3Q2Q1Q0（）。A

1000 B

0001 C

0011 D

011016.圖7-23所示電路，若使從D0輸入的數(shù)據(jù)，從Q1輸出，需送（）。A

1個時鐘脈沖B

2個時鐘脈沖C

3個時鐘脈沖D

4個時鐘脈沖17.圖7-20所示電路中，若現(xiàn)態(tài)Q3Q2Q1Q0=1010，CP＝1→0時，D3D2D1D0=0110，則次態(tài)為（）。A

1010 B

0110 C

1001 D

010118.圖7-20所示電路中，若現(xiàn)態(tài)Q3Q2Q1Q0=0110，CP＝0→1時，D3D2D1D0=1110，則次態(tài)為（）。A

0110 B

0101 C

1110 D

100119.圖7-27所示電路如果擴(kuò)展成8位的DA轉(zhuǎn)換電路，其S7S6S5S4支路所接的權(quán)電阻應(yīng)該是（）。A

R、R/2、R/4、R/8 BR/16、R/32、R/64、R/128CR、2R、4R、8R D16R、32R、64R、128R20.圖7-29所示逐次比較A/D轉(zhuǎn)換電路中，在啟動脈沖作用下，F(xiàn)F0~FF4的輸出為（）。A

00000 B

00001 C

10000 D

01000二、判斷題（正確：T，錯誤：F）1.ADC0809需要一個啟動負(fù)脈沖才能啟動A/D轉(zhuǎn)換。（）2.當(dāng)ADC0809轉(zhuǎn)換結(jié)束時，轉(zhuǎn)換結(jié)束標(biāo)志EOC=1。（）3.二進(jìn)制譯碼器的輸入如果為n位，輸出端應(yīng)為2n個。（）4.鎖存器和觸發(fā)器實(shí)質(zhì)是同一種電路的不同叫法。（）5.JK觸發(fā)器在時鐘脈沖下降沿時刻，若J=K=1，則實(shí)現(xiàn)狀態(tài)翻轉(zhuǎn)。（）6.通過適當(dāng)?shù)碾娐愤B接，不同觸發(fā)器可以相互轉(zhuǎn)換。（）7.圖7-23的移位寄存器，經(jīng)過2個時鐘脈沖后，串行輸入端D0的數(shù)據(jù)都會移位到Q0端。（）8.圖7-27所示電路，當(dāng)D3D2D1D0=1001時，輸出電壓vO=-9VREF。（）9.圖7-29所示電路，當(dāng)啟動脈沖使F=1時，移位寄存器并行輸入數(shù)據(jù)。（）10.圖7-29所示電路，在啟動脈沖作用下，D3D2D1D0=1000。（）三、填空題1.分析7-27所示電路，在空白處填上恰當(dāng)?shù)膬?nèi)容。（1）圖示電路，當(dāng)D3D2D1D0的值為1010時，開關(guān)S3S2S1S0的狀態(tài)分別為、、、（閉合/斷開）。（2）在D3D2D1D0的值為1010時，電流i0=，電流i1=，電流i2=，電流i3=，電流iΣ=（3）在D3D2D1D0的值為1010時，輸出電壓vO=。2.分析7-29所示電路，在空白處填上恰當(dāng)?shù)膬?nèi)容。（1）在啟動脈沖作用下，QEQDQCQBQA=。（2）1CP上升沿后，QEQDQCQBQA=；若第一位數(shù)字量轉(zhuǎn)換后vO'<vi，Q4=；如vO'>vi，Q（3）2CP上升沿后，QEQDQCQBQA=；3CP上升沿后，QEQDQCQBQA=；FF1的置位端得到低電平有效信號，D0=Q1=1。（4）電路需經(jīng)過個CP脈沖后，轉(zhuǎn)換結(jié)束，結(jié)束時QE=，Q5=，與門G2，時鐘脈沖信號CP被阻斷，轉(zhuǎn)換結(jié)束。0，電流i3=8VREF/R，電流iΣ=10VREF/R。（2）1CP上升沿后，QEQDQCQBQA=1110