數(shù)字電子技術(shù)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋內(nèi)蒙古科技大學(xué)

數(shù)字電子技術(shù)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋內(nèi)蒙古科技大學(xué)第一章單元測(cè)試

將二進(jìn)制數(shù)(101001101100)B轉(zhuǎn)換成十六進(jìn)制數(shù)是（）。

A:E3BB:A6CC:A6BD:A6D

答案:A6C?十進(jìn)制數(shù)–10的8位有符號(hào)二進(jìn)制數(shù)的原碼及補(bǔ)碼表示分別是（）。

A:10001010；11110101B:11110101；1110110C:10000101；11110110D:10001010；11110110

答案:10001010；11110110?將十六進(jìn)制數(shù)(4E.C)H轉(zhuǎn)換成二進(jìn)制數(shù)是（）。

A:01001110.0110B:11100100.11C:01001110.0011D:01001110.11

答案:01001110.11?十進(jìn)制數(shù)8的5421BCD碼和8421BCD碼分別為（）。

A:1000；1000B:1011；1000C:1110；1000D:1011；0100

答案:1011；1000?字符A的ASCII碼的十六進(jìn)制數(shù)表示為（）。

A:61HB:59HC:41HD:4DH

答案:41H將二進(jìn)制碼1011轉(zhuǎn)換為格雷碼為（）。

A:0111B:1100C:0110D:1110

答案:1110將格雷碼1111轉(zhuǎn)換為二進(jìn)制碼為（）。

A:1010B:1110C:1111D:1000

答案:1010基本邏輯運(yùn)算為（）。

A:與、或、非B:與非、或非、異或C:與非、或、非D:與、或非、非

答案:與、或、非描述邏輯函數(shù)的方法有（）。

A:邏輯圖B:波形圖C:邏輯函數(shù)表達(dá)式D:真值表

答案:邏輯圖；波形圖；邏輯函數(shù)表達(dá)式；真值表對(duì)同或運(yùn)算的描述正確為（）。

A:B:C:兩輸入取值不同則函數(shù)值為0，取值相同則函數(shù)值為1D:

答案:兩輸入取值不同則函數(shù)值為0，取值相同則函數(shù)值為1；已知A、B是邏輯變量，L是邏輯函數(shù)。低電平表示邏輯0，高電平表示邏輯1。如下的波形圖是（）。

A:與運(yùn)算B:或運(yùn)算C:與非運(yùn)算D:或非運(yùn)算

答案:與非運(yùn)算如下的邏輯圖是（）。

A:B:C:D:

答案:；

第二章單元測(cè)試

在四變量卡諾圖中，F(xiàn)=A+BC有（）小方格為1。

A:12個(gè)B:5個(gè)C:10個(gè)D:6個(gè)

答案:10個(gè)邏輯函數(shù)F(A,B,C)=AB+C的最小項(xiàng)表達(dá)式為（）。

A:B:C:D:

答案:以下的邏輯表達(dá)式中符合邏輯運(yùn)算法則的是（）。

A:B:C:D:

答案:已知邏輯函數(shù)為，則其反函數(shù)（

）。

A:B:C:D:

答案:利用卡諾圖法將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式為（）。

A:B:C:D:

答案:關(guān)于n變量的最小項(xiàng)，說(shuō)法正確的是（）

A:最小項(xiàng)為包含n個(gè)變量的積項(xiàng)，每個(gè)變量可用原變量或非變量B:最小項(xiàng)為包含n個(gè)變量的和項(xiàng)，每個(gè)變量可用原變量或非變量C:最小項(xiàng)為包含n個(gè)變量的積項(xiàng)，每個(gè)變量?jī)H為原變量D:最小項(xiàng)為包含n個(gè)變量的和項(xiàng)，每個(gè)變量?jī)H為非變量

答案:最小項(xiàng)為包含n個(gè)變量的積項(xiàng)，每個(gè)變量?jī)H為原變量下面關(guān)于最簡(jiǎn)與或表達(dá)式表述正確的是（）。

A:乘積項(xiàng)個(gè)數(shù)最少且每一項(xiàng)的變量個(gè)數(shù)最多B:乘積項(xiàng)個(gè)數(shù)最少且每一項(xiàng)的變量個(gè)數(shù)最少C:每一項(xiàng)的變量個(gè)數(shù)最少D:乘積項(xiàng)個(gè)數(shù)最少

答案:乘積項(xiàng)個(gè)數(shù)最少且每一項(xiàng)的變量個(gè)數(shù)最少如果兩個(gè)邏輯函數(shù)的表達(dá)式不同，那么它們的真值表也必然不同。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)在使用卡諾圖法化簡(jiǎn)時(shí)，約束項(xiàng)既可以當(dāng)作0，也可以當(dāng)作1。（）

A:對(duì)B:錯(cuò)

答案:對(duì)（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第三章單元測(cè)試

如下的4張圖，MOSFET的開(kāi)啟電壓為VTN=1.5V，VTP=-1.5V；MOS管是截止?fàn)顟B(tài)的為（）。

A:圖cB:圖dC:圖bD:圖a

答案:圖c如圖的CMOS邏輯門(mén)電路，輸出F對(duì)輸入A、B的正邏輯表達(dá)式為（）。

A:B:C:D:

答案:如圖的CMOS邏輯門(mén)電路。其邏輯功能為（）。

A:B:C:D:

答案:如圖的CMOS邏輯門(mén)電路。其邏輯功能可以表示為（）。

A:B:C:D:

答案:已知74LVC系列CMOS門(mén)，在3.3V電源供電時(shí)，VIL(max)=0.8V，VOL(max)=0.2V，VIH(min)=2.0V，VOL(min)=3.1V。74LVC系列的CMOS與非門(mén)，輸入端在以下（）接法中屬于低電平。

A:輸入接小于0.8V電壓B:輸入端接同類與非門(mén)輸出低電平0.2VC:輸入端到地之間接10kΩ電阻D:輸入端懸空

答案:輸入接小于0.8V電壓；輸入端接同類與非門(mén)輸出低電平0.2V；輸入端到地之間接10kΩ電阻一個(gè)4輸入的與非門(mén)，只使用其中的3個(gè)輸入端，另外一輸入端應(yīng)該（）。

A:懸空B:正邏輯體制下，接邏輯1C:接低電平D:正邏輯體制下，接邏輯0

答案:正邏輯體制下，接邏輯1如圖由OD異或門(mén)和OD與非門(mén)構(gòu)成的電路，其邏輯關(guān)系為（）。

A:B:C:D:

答案:輸出端可以并聯(lián)使用的CMOS邏輯門(mén)是（）。

A:或非門(mén)B:漏極開(kāi)路門(mén)，即OD門(mén)C:與非門(mén)D:三態(tài)門(mén)，即TSL

答案:漏極開(kāi)路門(mén)，即OD門(mén)；三態(tài)門(mén)，即TSL如圖的4個(gè)邏輯門(mén)符號(hào)，其邏輯功能相同的是（）。

A:圖a和圖cB:圖a和圖bC:圖b和圖dD:圖c和圖d

答案:圖c和圖d如圖的CMOS邏輯門(mén)組合電路，多余的輸入端要進(jìn)行處理。處理方法為（）。

A:多余端1接高電平，多余端2接高電平B:多余端1接高電平，多余端2接低電平C:多余端1懸空，多余端2接地D:多余端1接低電平，多余端2接高電平

答案:多余端1接高電平，多余端2接低電平

第四章單元測(cè)試

若在編碼器中有50個(gè)編碼對(duì)象則要求輸出二進(jìn)制代碼的位數(shù)為（）。

A:6B:8C:7D:5

答案:6在下列邏輯電路中，不是組合邏輯電路的有（）。

A:比較器B:寄存器C:加法器D:編碼器

答案:寄存器一個(gè)16選一的數(shù)據(jù)選擇器，地址輸入端有（）個(gè)。

A:3B:2C:4D:5

答案:4編碼器的邏輯功能是（）。

A:把二進(jìn)制數(shù)轉(zhuǎn)化成十進(jìn)制數(shù)B:將某種二進(jìn)制代碼轉(zhuǎn)換成某種輸出狀態(tài)。C:把二進(jìn)制碼轉(zhuǎn)換為格雷碼D:把某種狀態(tài)轉(zhuǎn)換成相應(yīng)的二進(jìn)制代碼

答案:把某種狀態(tài)轉(zhuǎn)換成相應(yīng)的二進(jìn)制代碼引起組合電路中競(jìng)爭(zhēng)冒險(xiǎn)的原因是（）。

A:干擾信號(hào)B:邏輯關(guān)系錯(cuò)誤C:延時(shí)D:電源電壓不穩(wěn)定

答案:延時(shí)組合邏輯電路不帶有記憶功能。（）

A:錯(cuò)B:對(duì)

答案:對(duì)全加器只能完成兩個(gè)1位二進(jìn)制數(shù)的相加。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)普通編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信息進(jìn)行編碼，優(yōu)先編碼器允許多個(gè)輸入信號(hào)有效，按優(yōu)先級(jí)別高的有效輸入信號(hào)進(jìn)行編碼。（）

A:錯(cuò)B:對(duì)

答案:對(duì)LED共陽(yáng)極型七段數(shù)碼管一般采用低電平驅(qū)動(dòng)。（）

A:對(duì)B:錯(cuò)

答案:對(duì)組合邏輯電路的分析就是根據(jù)邏輯電路分析找出電路的邏輯功能。（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第五章單元測(cè)試

以下關(guān)于鎖存器和觸發(fā)器描述正確的是（）

A:鎖存器和觸發(fā)器都是脈沖邊沿敏感器件B:鎖存器和觸發(fā)器都是脈沖電平敏感器件C:鎖存器是脈沖邊沿敏感器件，觸發(fā)器是脈沖電平敏感器件D:鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件

答案:鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件存儲(chǔ)4位二進(jìn)制信息需要（）個(gè)觸發(fā)器。

A:4個(gè)B:3個(gè)C:8個(gè)D:2個(gè)

答案:4個(gè)下列觸發(fā)器中，沒(méi)有約束條件的是（）。

A:主從RS觸發(fā)器B:邊沿D觸發(fā)器C:基本RS觸發(fā)器D:同步RS觸發(fā)器

答案:邊沿D觸發(fā)器觸發(fā)器被清零（復(fù)位）后，Q和端的狀態(tài)分別為（）。

A:1，1B:0，0C:0，1D:1，0

答案:0，1只有置0和置1功能的觸發(fā)器是（）。

A:RS觸發(fā)器B:D觸發(fā)器C:JK觸發(fā)器D:T觸發(fā)器

答案:D觸發(fā)器當(dāng)輸入端S和R為（）時(shí)，由或非門(mén)構(gòu)成的基本SR鎖存器保持原狀態(tài)不變。

A:S=0，R=0B:S=1，R=0C:S=1，R=1D:S=0，R=1

答案:S=0，R=0主從型JK觸發(fā)器，當(dāng)JK=00是，完成（）功能。

A:不定B:置1C:保持D:翻轉(zhuǎn)

答案:保持要實(shí)現(xiàn)JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）。

A:J=D，K=B:K=D，J=C:J=K=D:J=K=D

答案:J=D，K=要實(shí)現(xiàn),JK觸發(fā)器的J、K取值應(yīng)為（）。

A:J=1，K=0B:J=0，K=1C:J=1，K=1D:J=0，K=0

答案:J=1，K=1在下圖中，假設(shè)觸發(fā)器的初態(tài)均為0，則Q的波形圖為（）。

A:B:C:D:

答案:

第六章單元測(cè)試

下列電路中不屬于時(shí)序電路的是（）。

A:編碼器B:RAMC:寄存器D:計(jì)數(shù)器

答案:編碼器4個(gè)觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。

A:4個(gè)B:16個(gè)C:3個(gè)D:8個(gè)

答案:4個(gè)用n級(jí)觸發(fā)器組成計(jì)數(shù)器，其最大計(jì)數(shù)模是（）。

A:B:C:nD:2n

答案:8位移位寄存器，串行輸入時(shí)經(jīng)（）脈沖后，8個(gè)數(shù)據(jù)全部移入寄存器。

A:2個(gè)B:4個(gè)C:8個(gè)D:1個(gè)

答案:8個(gè)同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是（）。

A:電路簡(jiǎn)單B:工作速度高C:觸發(fā)器利用率高D:不受時(shí)鐘CP控制

答案:工作速度高設(shè)計(jì)一個(gè)8421BCD碼計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器。

A:5B:4C:3D:10

答案:4用二進(jìn)制異步計(jì)數(shù)器從0開(kāi)始計(jì)數(shù)，計(jì)到十進(jìn)制數(shù)178，則最少需要（）個(gè)觸發(fā)器。

A:10B:7C:8D:2

答案:8用D觸發(fā)器設(shè)計(jì)一個(gè)15進(jìn)制的計(jì)數(shù)器，至少需要（）個(gè)D觸發(fā)器。

A:6B:4C:5D:3

答案:4把一個(gè)五進(jìn)制計(jì)數(shù)器和四進(jìn)制計(jì)數(shù)器串聯(lián)，可得到（）進(jìn)制計(jì)數(shù)器。

A:4B:20C:54D:9

答案:20如圖所示的數(shù)字邏輯部件。其中各方框中均是用模N的計(jì)數(shù)器作N次分頻器，則A處的頻率是400kHz，B處的頻率是（）。

A:40HzB:40kHzC:400HzD:3200Hz

答案:40kHz

第七章單元測(cè)試

（）不具有多次擦除重寫(xiě)功能。

A:E2PROMB:FlashMemoryC:PROMD:EPROM

答案:PROM一個(gè)容量為512×1的靜態(tài)RAM具有（）。

A:地址線1根，數(shù)據(jù)線9根B:地址線9根，數(shù)據(jù)線1根C:地址線9根，數(shù)據(jù)線512根D:地址線512根，數(shù)據(jù)線9根

答案:地址線9根，數(shù)據(jù)線1根某EPROM有8位數(shù)據(jù)線，13位地址線，則其存儲(chǔ)容量為（）。

A:16KBB:64KBC:8KBD:8KB

答案:64KB要構(gòu)成容量為4K×4的RAM，需要（）片容量為256×4的RAM

A:4B:16C:2D:32

答案:16某一存儲(chǔ)器的地址線為A14～A0，數(shù)據(jù)線為D3～D0，其存儲(chǔ)容量是（）。

A:32K×4位B:4K×8位C:32K×8位D:64K×4位

答案:32K×4位（）存儲(chǔ)器在讀/寫(xiě)的同時(shí)需要進(jìn)行數(shù)據(jù)刷新。

A:靜態(tài)RAMB:動(dòng)態(tài)RAMC:PROMD:ROM

答案:動(dòng)態(tài)RAM隨機(jī)存取存儲(chǔ)器具有（）功能。

A:無(wú)讀/寫(xiě)B(tài):讀/寫(xiě)C:只讀D:只寫(xiě)

答案:讀/寫(xiě)將4位RAM擴(kuò)展成8位RAM的方法是將下列選項(xiàng)中的（）以外的信號(hào)線相應(yīng)地并聯(lián)在一起。

A:片選信號(hào)線B:讀/寫(xiě)線C:地址線D:數(shù)據(jù)線

答案:數(shù)據(jù)線一個(gè)16K×4的存儲(chǔ)系統(tǒng)的起始地址為全0，其最高地址的十六進(jìn)制地址碼為3FFFH。（）

A:對(duì)B:錯(cuò)

答案:對(duì)E2PROM不僅可以讀，也可以寫(xiě)，則它可以替代RAM。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第八章單元測(cè)試

多諧振蕩器可產(chǎn)生。（）

A:三角波B:正弦波C:矩形脈沖D:鋸齒波

答案:矩形脈沖石英晶體多諧振蕩器的缺點(diǎn)是。（）

A:帶寬很窄B:體積小C:頻率不能調(diào)節(jié)

答案:頻率不能調(diào)節(jié)以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

A:單穩(wěn)態(tài)觸發(fā)器B:施密特觸發(fā)器C:多諧振蕩器D:石英晶體多諧振蕩器

答案:多諧振蕩器石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。（）

A:電路簡(jiǎn)單B:振蕩頻率穩(wěn)定C:輸出波形邊沿陡峭D:速度高

答案:振蕩頻率穩(wěn)定用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為。（）

A:3.33VB:6.66VC:5VD:10V

答案:3.33V（）無(wú)需外加輸入信號(hào)就能在接通電源后自動(dòng)產(chǎn)生矩形波輸出。

A:多諧振蕩器B:單穩(wěn)態(tài)觸發(fā)器C:施密特觸發(fā)器

答案:多諧振蕩器集成單穩(wěn)態(tài)觸發(fā)器可分為和兩大類。（）

A:可重復(fù)觸發(fā)，不可重復(fù)觸發(fā)B:周期性，非周期性C:可觸發(fā)，不可觸發(fā)

答案:可重復(fù)觸發(fā)，不可重復(fù)觸發(fā)脈沖整形電路有（）。

A:多諧振蕩器B:555定時(shí)器C:施密特觸發(fā)器D:雙穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（）

A:對(duì)B:錯(cuò)

答案:對(duì)單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第九章單元測(cè)試

A/D模數(shù)轉(zhuǎn)換器的作用是將模擬信號(hào)轉(zhuǎn)換為：（）

A:數(shù)字信號(hào)B:頻率信號(hào)C:脈沖信號(hào)D:帶通信號(hào)

答案:數(shù)字信號(hào)A/D轉(zhuǎn)換的精度通常用什么來(lái)衡量（）

A:周期時(shí)間B:電壓范圍C:采樣率