《電子封裝、微機電與微系統(tǒng)》課件第2章

第二章封裝形式2.1DIP(雙列直插式封裝)2.2SOP(小外形封裝)2.3PGA(針柵陣列插入式封裝)2.4QFP(四邊引線扁平封裝)2.5BGA(球柵陣列封裝)2.6CSP(芯片級封裝)2.73D封裝2.8MCM封裝2.9發(fā)展趨勢

2.1DIP(雙列直插式封裝)

如圖2-1所示，芯片由Au漿料固定在陶瓷底座上，Al鍵合絲將芯片電極同外基板電路連接。底座與陶瓷蓋板由玻璃封接，使芯片密封在陶瓷之中與外界隔離。玻璃具有封接密封和應(yīng)力緩沖作用，經(jīng)過玻璃過度，可以使陶瓷與Fe/Ni系金屬的熱膨脹系數(shù)相匹配。圖2-1DIP

2.2SOP(小外形封裝)

SOP是表面貼裝型封裝之一，引腳從封裝兩側(cè)引出，呈海鷗翼狀(L字形)。材料有塑料和陶瓷兩種。SOP也叫SOL和DFP，如圖2-2所示。SOP封裝標準有SOP-8、SOP-16、SOP-20、SOP-28等。SOP后面的數(shù)字表示引腳數(shù)。圖2-2SOP

2.3PGA(針柵陣列插入式封裝)

如圖2-3所示，PGA的針腳不是單排或雙排，而是在整個平面呈針陣分布。與DIP相比，在不增加針腳間距和面積的情況下，可以按平方的關(guān)系增加針腳數(shù)，提高封裝效率。圖2-3PGA

2.4QFP(四邊引線扁平封裝)

如圖2-4所示，QFP呈扁平狀，鳥翼形引線端子的一端由芯片四個側(cè)面引出，另一端沿四邊布置在同一PCB上。QFP不是靠針腳插入PCB的，而是采用的SMT(表面貼裝技術(shù))方式，即通過焊料等貼附在PCB表面相應(yīng)的電路圖形上。圖2-4QFP

2.5BGA(球柵陣列封裝)

BGA是在PGA和QFP的基礎(chǔ)上發(fā)展而來的。它基于PGA的陣列布置技術(shù)，將插入的針腳改換成鍵合用的微球；基于QFP的SMT工藝，采用回流焊技術(shù)實現(xiàn)焊接。BGA所占的實裝面積小，對端子間距的要求不苛刻，便于實現(xiàn)高密度封裝，具有優(yōu)良的電學(xué)性能和機械性能。圖2-5所示為Sn/Pb焊料凸點芯片的截面組成結(jié)構(gòu)。芯片I/O電極通常為鋁或鋁合金，鋁和焊料難以形成直接連接，因此在I/O電極上制作基底金屬膜，構(gòu)成凸點的可焊區(qū)。基底金屬膜由多層金屬組成，具有三個功能：

●提供對芯片I/O電極的黏附力；

●提供焊料的浸潤；

●阻擋焊料與I/O電極產(chǎn)生化學(xué)反應(yīng)。圖2-5Sn/Pb焊料凸點芯片截面組成結(jié)構(gòu)圖2-6倒裝充膠工藝過程圖2-7BGA封裝MOSFET

2.6CSP(芯片級封裝)

CSP全稱為ChipScalePackage，即芯片級封裝的意思。作為新一代的芯片封裝技術(shù)，在BGA基礎(chǔ)上，CSP的性能又有了很大的提升。

圖2-8所示為采用CSP的芯片。圖2-8CSP芯片這些定義雖然有些差別，但都指出了CSP產(chǎn)品的主要特點：封裝體尺寸小。如圖2-9、圖2-10所示，CSP有多種不同形式的內(nèi)部連接方式。

圖2-9平面陣列端子CSP

圖2-10周邊分布端子CSP

CSP技術(shù)具有下述特征：

●?CSP與芯片尺寸等同或略大；

●?CSP逐漸向便攜式信息電子設(shè)備發(fā)展；

●擁有更小的引腳、更低的寄生電容(在高頻中非常重要)和更高的I/O密度。

1)基于定制引線框架的CSP

基于定制引線框架的CSP又稱做芯片上引線(LOC)，主要用于管芯擴展和系統(tǒng)封裝，以保持封裝在PCB上所占用的面積不變。主要代表產(chǎn)品有：南茂科技的SOC(SubstrateOnChip)、MicroBGA和四邊無引線扁平封裝(QFN)、HitachiCable的芯片上引線的芯片尺寸封裝(LOC-CSP)。

2)帶擾性中間支撐層的CSP

帶擾性中間支撐層的CSP的主要代表產(chǎn)品有：3M的增強型擾性CSP、Hitachi的用于存儲器件的芯片尺寸封裝、NEC的窄節(jié)距焊球陣列(FPBGA)、Sharp的芯片尺寸封裝、Tessera的微焊球陣列(μBGA)、TIJapan的帶擾性基板的存儲器芯片尺寸封裝(MCSP)。

3)剛性基板CSP

剛性基板CSP的主要代表產(chǎn)品有：IBM的陶瓷小型焊球陣列封裝(Mini-BGA)、倒裝芯片—塑料焊球陣列封裝(FC-PBGA)、NEC的三維存儲器模塊(3DM)CSP、SONY的變換焊盤陣列(TGA)。

4)圓片級再分布CSP

圓片級再分布CSP的主要代表產(chǎn)品有：倒裝芯片技術(shù)的UltraCSP、富士通的SuperCSP(SCSP)、WL-CSP。

CSP是在BGA基礎(chǔ)上發(fā)展起來的，被業(yè)界稱為單芯片的最高形式。CSP和BGA很容易區(qū)分：球間距小于1.0mm的封裝為CSP，球間距大于或等于1.0mm的封裝為BGA。

表2-1和表2-2分別列出了上述各類封裝在封裝總量中所占份額和總產(chǎn)量年增長率。

2.73D封裝

3D封裝技術(shù)也稱為疊層芯片封裝技術(shù)(StackedDie

Package)，是指在不改變封裝體外形尺寸的前提下，在同一個封裝體內(nèi)，垂直方向疊放兩個以上芯片的封裝技術(shù)。

3D封裝主要有兩類：埋置型3D封裝和疊層型3D封裝。

埋置型3D封裝即將元器件埋置在基板多層布線內(nèi)或埋置、制作在基板內(nèi)部，如圖2-11所示。圖2-11埋置型3D封裝圖2-12所示為應(yīng)用引線鍵合技術(shù)和C4技術(shù)制造的疊層型3D封裝產(chǎn)品，芯片間通過連線相連。該產(chǎn)品采用PBGA(PlasticBallGridArray)形式封裝，共有四層芯片。第一、三層芯片(Die1、Die3)是FLASH；第二層芯片(Die2)是隔離片，上面沒有電路；第四層芯片(Die4)是SRAM。第一、四層芯片黏合劑(DAl、DA4)是銀膏(EpoxyPasteQMl546)；第二、三層芯片黏合劑(DA2、DA3)是粘貼膜(FilmHS231)。圖2-12疊層型3D封裝圖2-12中陰影處為密封劑(MoldingCompound)。襯底由三層印制電路板構(gòu)成，中間層是BT(BismaleimideTriazine，雙馬來酰亞胺三嗪)樹脂，上下層是SR(SolderResist)層，SR層中還包含銅金屬化布線，采用金線鍵合。

圖2-13所示為3D封裝實物圖。圖2-133D封裝實物圖隨著工作頻率的不斷提高，3D微波集成模塊變得越來越重要了。圖2-14所示為采用3D技術(shù)加工的微波集成模塊。低噪音放大器(LNA)等有源器件和相關(guān)元件利用鍵合技術(shù)連在薄膜基板上；無源器件(帶通濾波器等)嵌在多芯片模塊中；封蓋密閉和屏蔽射頻信號。微波集成模塊的目標頻率為29.5～30GHz，頻帶平坦度為0.5dB。圖2-143D微波集成模塊

2.8MCM封裝

MCM是將多個(兩個或以上)未封裝或裸露的LSI電路芯片和其它微型元器件組裝在同一塊高密多層布線互連基板上，封片裝在同一外殼內(nèi)，形成具有一定部件或系統(tǒng)功能的高密度微電子組件的技術(shù)。圖2-15MCM封裝(通過導(dǎo)線相連)圖2-16MCM封裝(通過通孔相連)圖2-17MCM封裝實物圖2-18多層基板MCM封裝

2.9發(fā)展趨勢

根據(jù)IC技術(shù)的發(fā)展趨勢，結(jié)合電子產(chǎn)品整機和系統(tǒng)的高性能化、多功能化、小型化、便攜式、高可靠性以及低成本等要求，電子芯片封裝的發(fā)展趨勢主要有：

●隨著芯片功能的復(fù)雜化，微電子封裝具有的I/O引腳數(shù)目(或外界連接端子)