電子技術(shù)基礎(chǔ)知到智慧樹章節(jié)測試課后答案2024年秋同濟(jì)大學(xué)

電子技術(shù)基礎(chǔ)知到智慧樹章節(jié)測試課后答案2024年秋同濟(jì)大學(xué)緒論單元測試

模擬信號的每一個物理量都有明確的物理意義。

A:錯B:對

答案:對

第一章單元測試

在N型半導(dǎo)體中如果摻入足夠量的三價元素，可將其改型為P型半導(dǎo)體。

A:錯B:對

答案:對因?yàn)镹型半導(dǎo)體的多子是自由電子，所以它帶負(fù)電。

A:對B:錯

答案:錯PN結(jié)在無光照、無外加電壓時，結(jié)電流為零。

A:對B:錯

答案:對處于放大狀態(tài)的晶體管，集電極電流是多子漂移運(yùn)動形成的。

A:錯B:對

答案:錯PNP管工作于放大區(qū)的偏置條件是發(fā)射結(jié)正偏導(dǎo)通，集電結(jié)反偏。

A:錯B:對

答案:對晶體管工作于放大區(qū)時，流過發(fā)射結(jié)的電流主要是擴(kuò)散電流。

A:對B:錯

答案:對

PN結(jié)加正向電壓時，空間電荷區(qū)將（）

A:變窄

B:基本不變

C:變寬

答案:變窄

穩(wěn)壓管的穩(wěn)壓區(qū)是其工作在（）

A:反向擊穿

B:正向?qū)?/p>

C:反向截止

答案:反向擊穿

當(dāng)晶體管工作在放大區(qū)時，發(fā)射結(jié)電壓和集電結(jié)電壓應(yīng)為（）

A:前者正偏、后者也正偏

B:前者反偏、后者也反偏

C:前者正偏、后者反偏

答案:前者正偏、后者反偏

當(dāng)一個Si材料PN結(jié)外加反向電壓時，它的耗盡層變寬，勢壘增強(qiáng)。因此，其擴(kuò)散電流為（）

A:無窮大

B:微安數(shù)量級

C:0mA

D:毫安數(shù)量級

答案:0mA

第二章單元測試

只有電路既放大電流又放大電壓,才稱其有放大作用。

A:錯B:對

答案:錯電路中各電量的交流成分是交流信號源提供的。

A:錯B:對

答案:錯放大電路必須加上合適的直流電源才能正常工作。

A:對B:錯

答案:對由于放大的對象是變化量，所以當(dāng)輸入直流信號時，任何放大電路的輸出都毫無變化。

A:錯B:對

答案:錯只要是共射放大電路，輸出電壓的底部失真都是飽和失真。

A:錯B:對

答案:錯直接耦合放大電路存在零點(diǎn)漂移的原因是(

)

A:電阻阻值有誤差

B:晶體管參數(shù)的分散性

C:電源電壓不穩(wěn)

D:晶體管參數(shù)受溫度影響

答案:晶體管參數(shù)受溫度影響

集成放大電路采用直接耦合方式的原因是(

)

A:便于設(shè)計(jì)

B:放大交流信號

C:不易制作大容量電容

答案:不易制作大容量電容

選用差動放大電路的原因是(

)

A:提高輸入電阻

B:穩(wěn)定放大倍數(shù)

C:克服溫漂

答案:克服溫漂

差動放大電路的差模信號是兩個輸入端信號的(

)

A:和

B:差

C:平均值

答案:差

共模信號是兩個輸入端信號的(

)

A:平均值

B:和

C:差

答案:平均值

用恒流源取代長尾式差動放大電路中的發(fā)射極電阻，將使單端電路的(

)

A:抑制共模信號能力增強(qiáng)

B:差模輸入電阻增大

C:差模放大倍數(shù)數(shù)值增大

答案:抑制共模信號能力增強(qiáng)

第三章單元測試

集成運(yùn)放電路采用直接耦合方式是因?yàn)?

)

A:可獲得很大的放大倍數(shù)

B:集成工藝難于制造大容量電容

C:可使溫漂小

答案:集成工藝難于制造大容量電容

通用型集成運(yùn)放適用于放大(

)

A:低頻信號

B:任何頻率信號

C:高頻信號

答案:低頻信號

集成運(yùn)放制造工藝使得同類半導(dǎo)體管的(

)

A:參數(shù)一致性好

B:參數(shù)不受溫度影響

C:指標(biāo)參數(shù)準(zhǔn)確

答案:參數(shù)一致性好

集成運(yùn)放的輸入級采用差分放大電路是因?yàn)榭梢?

)

A:提高輸入電阻

B:減小溫漂

C:增大放大倍數(shù)

答案:減小溫漂

為增大電壓放大倍數(shù),集成運(yùn)放的中間級多采用(

)

A:共射放大電路

B:共基放大電路

C:共集放大電路

答案:共射放大電路

直接耦合放大電路不能放大（）

A:直流信號

B:緩慢變化的交流信號

C:交流信號

D:頻率遠(yuǎn)大于該電路上限頻率的信號

答案:頻率遠(yuǎn)大于該電路上限頻率的信號

直流反饋和交流反饋應(yīng)分別在電路的直流通路和交流通路中判斷。

A:錯B:對

答案:對若放大電路的放大倍數(shù)為負(fù)，則引入的反饋一定是負(fù)反饋。

A:錯B:對

答案:錯放大電路引入負(fù)反饋之后，當(dāng)負(fù)載電阻變化時輸出電壓基本不變。

A:錯B:對

答案:錯多級放大電路的輸出電阻與第二級電路的輸出電阻無關(guān)。

A:錯B:對

答案:錯

第四章單元測試

用（）位二進(jìn)制數(shù)可以表示任意兩位十進(jìn)制數(shù)。

A:9

B:8

C:10

D:7

答案:7

用（

）位二進(jìn)制數(shù)可以表示十進(jìn)制數(shù)5000。

A:11

B:12

C:14

D:13

答案:13

一個數(shù)字信號只有兩種取值，分別用（）表示。

A:2，3

B:1，2

C:0，1

答案:0，1

二進(jìn)制數(shù)0和1可以表示任意數(shù)量的大小，也可以表示兩種不同的邏輯狀態(tài)。

A:錯B:對

答案:對8位二進(jìn)制數(shù)可以表示的最大十進(jìn)制數(shù)為256。

A:對B:錯

答案:錯二進(jìn)制數(shù)乘法運(yùn)算過程是由左移被乘數(shù)與加法運(yùn)算實(shí)現(xiàn)的。

A:錯B:對

答案:對將二進(jìn)制原碼的數(shù)值位逐位求反，然后在最低位加1得到補(bǔ)碼。

A:錯B:對

答案:錯兩個符號相反的二進(jìn)制數(shù)相加會產(chǎn)生溢出。

A:對B:錯

答案:錯二進(jìn)制數(shù)110101的8421BCD碼為01010011。

A:對B:錯

答案:對若A×B=A+B，則A=B。

A:對B:錯

答案:對

第五章單元測試

組合邏輯電路在任何時刻，電路的輸出狀態(tài)只取決于該時刻輸入信號的組合而與電路原來的狀態(tài)無關(guān)。

A:對B:錯

答案:對通過邏輯電路可以直接寫出邏輯函數(shù)。

A:對B:錯

答案:對組合邏輯電路的設(shè)計(jì)就是根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最簡單邏輯電路。

A:錯B:對

答案:對數(shù)字電路只能以二進(jìn)制信號工作。

A:錯B:對

答案:對半導(dǎo)體數(shù)碼管分共陰極和共陽極兩種。

A:錯B:對

答案:對數(shù)據(jù)選擇器又叫多路開關(guān)。

A:錯B:對

答案:對由于競爭而引起的電路輸出發(fā)生瞬間錯誤地現(xiàn)象稱為冒險(xiǎn)。

A:對B:錯

答案:對3位二進(jìn)制代碼可譯（）個高低電平信號。

A:9

B:8

C:7

D:10

答案:8

優(yōu)先識別級別信號并進(jìn)行編碼的組合邏輯器件稱為（）

A:優(yōu)先編碼器

B:8421碼編碼器

C:二進(jìn)制編碼器

D:二進(jìn)制譯碼器

答案:優(yōu)先編碼器

組合邏輯電路無法消除競爭與冒險(xiǎn)的是（）

A:修改邏輯設(shè)計(jì)

B:在輸出端接入濾波電容

C:屏蔽輸入信號的尖峰干擾

答案:屏蔽輸入信號的尖峰干擾

第六章單元測試

欲使與非門構(gòu)成的基本SR鎖存器保持原態(tài)不變，則輸入信號應(yīng)為（）

A:S=R=0

B:S=0,R=1

C:S=1,R=0

D:S=R=1

答案:S=R=1

對于JK觸發(fā)器，設(shè)輸入J=0，K=1，在CP脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為（）

A:0

B:翻轉(zhuǎn)

C:1

D:不變

答案:0

在下列鎖存器和觸發(fā)器中，沒有約束條件的是（）

A:邏輯門控SR觸發(fā)器

B:基本SR鎖存器

C:主從SR觸發(fā)器

D:邊沿D觸發(fā)器

答案:邊沿D觸發(fā)器

電路如圖所示,SD、RD能起到直接置位和復(fù)位作用的時刻是（）

A:CP=0

B:CP=1

C:CP的上升沿

D:與CP無關(guān)

答案:與CP無關(guān)

對于用兩個或非門構(gòu)成的基本SR鎖存器，如果S=R=0，則觸發(fā)器的狀態(tài)應(yīng)為（）

A:不定

B:置1

C:不變

D:置0

答案:不變

電路如圖所示，經(jīng)CP脈沖作用后，如要使得觸發(fā)器的狀態(tài)不變，則A、B輸入應(yīng)為（）

A:A=1，B=1

B:A=1，B=0

C:A=0，B=1

答案:A=1，B=1

為將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，所示電路的虛框內(nèi)應(yīng)是（）

A:異或門

B:或非門

C:與非門

D:同或門

答案:同或門

鎖存器和觸發(fā)器有兩個工作特性，一是具有兩個能夠自動保持的穩(wěn)定狀態(tài)，二是在輸入信號作用下可以觸發(fā)翻轉(zhuǎn)。正是由于這兩個性能，才使鎖存器和觸發(fā)器得以（）

A:實(shí)現(xiàn)不同的邏輯功能

B:有不同的電路結(jié)構(gòu)形式

C:存儲1位二進(jìn)制數(shù)據(jù)

D:有不同的觸發(fā)方式

答案:存儲1位二進(jìn)制數(shù)據(jù)

欲使主從JK觸發(fā)器在時鐘脈沖作用下的次態(tài)和現(xiàn)態(tài)相反，則JK的取值應(yīng)為（）

A:00

B:11

C:10

D:01

答案:11

圖2.7所示電路中，能完成邏輯功能的電路有（）

A:圖（b）B:圖（d）C:圖（c）

D:圖（a）

答案:圖（a）

第七章單元測試

異步時序邏輯電路的觸發(fā)器不是同時的，沒有統(tǒng)一的CLK。

A:對B:錯

答案:對異步時序邏輯電路分析方法不需要寫出觸發(fā)器的時鐘信號。

A:錯B:對

答案:錯存儲N位二進(jìn)制代碼需要N個觸發(fā)器。

A:錯B:對

答案:對計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個數(shù)。

A:錯B:對

答案:錯把一個五進(jìn)制計(jì)數(shù)器和一個十進(jìn)制計(jì)數(shù)器串聯(lián)可得到一個15進(jìn)制的計(jì)數(shù)器。

A:對B:錯

答案:錯時序電路不含有記憶功能的器件。

A:對B:錯

答案:錯同步時序電路具有統(tǒng)一的時鐘CP控制。

A:對B