國家開放大學(xué)計(jì)算機(jī)組成原理期末復(fù)習(xí)資料

國開計(jì)算機(jī)組成原理期末復(fù)習(xí)資料一、單項(xiàng)選擇題（本題共12小題，每小題3分，共36分。請(qǐng)?jiān)诮o出的選項(xiàng)中，選出最符合題目要求的一項(xiàng)。）1．某機(jī)字長32位，采用原碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為31位，則可表示的最大正小數(shù)為（c）。C.+(1-2.兩個(gè)補(bǔ)碼數(shù)相加，若它們的符號(hào)位不同則（C）。C.一定不會(huì)產(chǎn)生溢出3.浮點(diǎn)數(shù)范圍和精度取決于（A）。A.階碼的位數(shù)和尾數(shù)的位數(shù)4.邏輯運(yùn)算中的“邏輯加”是指（B）。B.或運(yùn)算5.計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是（A）程序。A.機(jī)器語言6.相對(duì)尋址方式中，若指令中地址碼為X，則操作數(shù)地址為（B）。B.(PC)+X7.在控制器中，部件（D）能提供指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址。D.程序計(jì)數(shù)器PC8.指令的執(zhí)行通常有讀取指令、執(zhí)行指令和分析指令等幾個(gè)步驟，他們的執(zhí)行順序應(yīng)該是（B）。B.①讀取指令、③分析指令、②執(zhí)行指令9.下列部件（設(shè)備）中，存取速度最快的是（B）。B.CPU的寄存器10.在CPU與主存之間加入Cache，能夠（D）。D.解決CPU和主存之間的速度匹配問題11.隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是（C）。C.CPU與外設(shè)串行工作12.解決CPU輸出數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)高于打印機(jī)的打印速度這一矛盾，通?？刹捎茫–）。C.緩沖技術(shù)二、判斷題(本題共6小題，每小題3分，共18分。以下敘述中，你認(rèn)為正確的打“√”，錯(cuò)誤的打“×”。)13.定點(diǎn)小數(shù)表示中，只有原碼能表示-1。(B)B.×14.補(bǔ)碼加減法中，兩數(shù)的數(shù)值位相加減，符號(hào)位單獨(dú)處理，減法用加法代替。(×)15.計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。(×)16.一個(gè)指令周期通常包含讀取指令、指令譯碼、ALU執(zhí)行、內(nèi)存讀寫和數(shù)據(jù)寫回5個(gè)步驟。(√)17.CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的時(shí)間越長。(×)18.按數(shù)據(jù)傳送方式的不同，計(jì)算機(jī)的外部接口可分為串行接口和并行接口兩大類。(√)三、選擇填空題：從下列三組給定選項(xiàng)中，分別選擇正確結(jié)果填在括弧內(nèi)（本題共3組，15小題，每小題2分，共30分）第1組（19至23小題）：從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.指令字長B.存儲(chǔ)字長C.機(jī)器字長D.CPU內(nèi)部的通用寄存器E.指令周期F.單指令周期G.更簡(jiǎn)化H.更復(fù)雜(1).（A）是機(jī)器指令包含的二進(jìn)制代碼的位數(shù)。(2).存儲(chǔ)單元中二進(jìn)制數(shù)的位數(shù)叫做（B）。(3).（C）是運(yùn)算器一次運(yùn)算的二進(jìn)制數(shù)的位數(shù)。(4).計(jì)算機(jī)指令中用到的操作數(shù)除了可以來自內(nèi)存儲(chǔ)器的一個(gè)存儲(chǔ)單元和外圍設(shè)備中的一個(gè)寄存器，還可以來自（D）。(5).指令流水線方案使控制器的硬件設(shè)計(jì)與實(shí)現(xiàn)（H）。第2組（24至28小題）：(1).小數(shù)點(diǎn)位置固定不變的數(shù)為定點(diǎn)數(shù)，其中定點(diǎn)整數(shù)的小數(shù)點(diǎn)固定在（最低位的右側(cè)）。(2).定點(diǎn)小數(shù)的小數(shù)點(diǎn)固定在（符號(hào)位之后）。(3).浮點(diǎn)數(shù)用（階碼和尾數(shù)）表示數(shù)據(jù)。(4).用浮點(diǎn)數(shù)表示的數(shù)據(jù)是（離散）的。(5).浮點(diǎn)數(shù)的尾數(shù)不同，則浮點(diǎn)數(shù)的（精度）不同。第3組（29至33小題）：(1).總線是主機(jī)內(nèi)（所有功能部件）間實(shí)現(xiàn)互連并傳輸信息的一組公共信號(hào)線。(2).數(shù)據(jù)總線的最大數(shù)據(jù)傳輸能力與總線的（時(shí)鐘頻率）和寬度成正比。(3).一個(gè)總線周期通常由（地址時(shí)間）和數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成。(4).當(dāng)出現(xiàn)多個(gè)總線主設(shè)備同時(shí)發(fā)出總線使用權(quán)請(qǐng)求時(shí)，需要總線系統(tǒng)執(zhí)行（總線仲裁）功能。(5).交換數(shù)據(jù)過程中，通信設(shè)備的雙方都需要對(duì)時(shí)間配合關(guān)系進(jìn)行控制，這就是總線的（數(shù)據(jù)傳送控制）。四、計(jì)算題：根據(jù)題目描述，計(jì)算結(jié)果并填在括弧內(nèi)（本題共4小題，每小題4分，共16分）34.將十進(jìn)制數(shù)(0.71)10轉(zhuǎn)換為8421BCD碼，正確結(jié)果為（A）。A.(0.01110001)BCD35.將(1AB)16轉(zhuǎn)換為十進(jìn)制數(shù)，正確結(jié)果為（B）。B.(427)1036.已知X＝0.1101，求[X]反，正確結(jié)果為（A）。A.0110137.已知X＝0.1101，Y＝-0.0111，求[X+Y]補(bǔ)，正確結(jié)果為（A）。A.001105.匯編語言要經(jīng)過（C）的翻譯才能在計(jì)算機(jī)中執(zhí)行。C.匯編程序6.相對(duì)尋址方式中，有效地址等于（D）加上偏移量。D.程序計(jì)數(shù)器內(nèi)容8.硬連線控制器中，使用（A）來區(qū)別指令不同的執(zhí)行步驟。A.節(jié)拍發(fā)生器9.若主存每個(gè)存儲(chǔ)單元的數(shù)據(jù)為16位，則（C）。C.其地址線與16無關(guān)10.程序的執(zhí)行過程中，Cache與主存的地址映像是由（D）。D.由硬件自動(dòng)完成的11.在采用DMA方式的I/O系統(tǒng)中，其基本思想是在（B）之間建立直接的數(shù)據(jù)通路。B.主存與外設(shè)12.在統(tǒng)一編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠指令中（A）來區(qū)分的。A.不同的地址14.兩補(bǔ)碼相加，采用1位符號(hào)位，當(dāng)最高位有進(jìn)位時(shí)表示結(jié)果產(chǎn)生溢出。(A)A.√15.直接尋址是在指令字中直接給出操作數(shù)本身，而不是直接給出存儲(chǔ)器中操作數(shù)的地址。(B)B.×16.在多周期CPU系統(tǒng)中，不是所有指令使用相同的執(zhí)行時(shí)間，而是指令需要幾個(gè)周期就為其分配幾個(gè)周期。A.√17.主存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路和控制電路等部分組成。A.√18.隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是CPU與外設(shè)串行工作。A.√(1).通常情況下，一條指令由操作碼和（操作數(shù)地址）兩部分組成。(2).（定長）的操作碼方案有利于簡(jiǎn)化計(jì)算機(jī)的硬件設(shè)計(jì)，提高指令譯碼和識(shí)別的速度。(3).在指令中直接給出一個(gè)（操作數(shù)）稱為立即數(shù)。(4).在一條指令中表示操作數(shù)的地址，通常稱為（形式地址）。(5).匯編語言需要經(jīng)過（匯編程序）的翻譯，才能在計(jì)算機(jī)中執(zhí)行。(1).只有當(dāng)合法碼的碼距d≥3時(shí)，校驗(yàn)碼才具有（糾錯(cuò)）能力。(2).只有當(dāng)合法碼的碼距d≥2時(shí)，校驗(yàn)碼才具有（檢錯(cuò)）能力。(3).奇偶校驗(yàn)碼可以檢測(cè)出（奇數(shù)個(gè)位）出錯(cuò)。(4).海明校驗(yàn)碼具有（檢錯(cuò)和糾錯(cuò)）功能。(5).循環(huán)冗余校驗(yàn)碼的檢錯(cuò)，是用一個(gè)生成多項(xiàng)式對(duì)接收到的碼字做模2除運(yùn)算，余數(shù)為（0）表示碼字正確，否則碼字有錯(cuò)。(1).（程序查詢方式）的核心問題在于，需要CPU不斷地查詢I/O設(shè)備接口是否準(zhǔn)備就緒。(2).中斷方式的出現(xiàn)，使CPU與外設(shè)（并行工作）成為可能。(3).在整個(gè)中斷事件中，能引起或發(fā)出中斷請(qǐng)求的設(shè)備稱為（中斷源）。(4).直接存儲(chǔ)器存取方式進(jìn)行信息傳送前的預(yù)處理，是由（CPU）完成的。(5).大型計(jì)算機(jī)的輸入/輸出任務(wù)比較繁重時(shí)，應(yīng)該選擇（I/O處理機(jī)方式）來承擔(dān)任務(wù)。34.將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，正確結(jié)果為（A）。A.(101111)235.將十進(jìn)制數(shù)-0.276化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（A）。A.(0.0100011)236.已知X＝0.1101，求[X]補(bǔ)，正確結(jié)果為（A）。A.0110137.已知X＝0.1101，Y＝0.0111，求[X-Y]補(bǔ)，正確結(jié)果為（A）。A.00110某機(jī)字長16位，采用補(bǔ)碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為15位，則可表示的最小負(fù)數(shù)為（）。C.-某機(jī)字長32位，采用原碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為31位，則可表示的最小負(fù)小數(shù)為（）。C.-某機(jī)字長32位，采用補(bǔ)碼定點(diǎn)整數(shù)表示，符號(hào)位1位，數(shù)值位31位，則可表示的最小負(fù)整數(shù)為（）。D.-已知[X]原=110100，[X]移=（）。B.001100下列數(shù)中最大的數(shù)是（）。D.（2C）16下列數(shù)中最小的數(shù)是（）。C.（00111001）BCD兩個(gè)補(bǔ)碼數(shù)相減，只有在符號(hào)位（）時(shí)有可能產(chǎn)生溢出。B.不同下列說法正確的是（）。D.只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出浮點(diǎn)數(shù)的數(shù)值精度取決于（）。B.尾數(shù)的位數(shù)長度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均相同，則下列選項(xiàng)中（）是正確的。C.后者可表示的數(shù)的范圍小但精度高關(guān)于移碼，下列選項(xiàng)中（）是錯(cuò)誤的。C.移碼既可以表示整數(shù)，也能表示小數(shù)定點(diǎn)運(yùn)算器用來進(jìn)行（）。B.定點(diǎn)運(yùn)算運(yùn)算器的主要功能是進(jìn)行（）。C.邏輯運(yùn)算和算術(shù)運(yùn)算在定點(diǎn)二進(jìn)制運(yùn)算器中，加法運(yùn)算一般通過（）來實(shí)現(xiàn)。D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器ALU完成運(yùn)算后要輸出運(yùn)算結(jié)果，但下列選項(xiàng)（）不是運(yùn)算器給出的結(jié)果特征信息。D.時(shí)鐘信號(hào)運(yùn)算器由多個(gè)部件組成，其核心部分是（）。D.算邏運(yùn)算單元關(guān)于操作數(shù)的來源和去處，表述不正確的是（）。D.第四個(gè)來源和去處是外存貯器輸入輸出指令的功能是（）。C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送指令系統(tǒng)中采用不同的尋址方式的目的是（）。C.縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性堆棧尋址的原則是（）。B.后進(jìn)先出變址尋址方式中，操作數(shù)的有效地址等于（）的內(nèi)容加上變址偏移量。C.變址寄存器寄存器間接尋址方式中，操作數(shù)在（）中。C.主存單元在控制器中，部件（）用于存放下一條指令的地址。D.程序計(jì)數(shù)器PC程序計(jì)數(shù)器PC屬于（）的子部件。B.控制器指令寄存器IR的位數(shù)取決于（）。B.指令字長指令周期是CPU（）的時(shí)間。D.從主存中讀取一條指令并分析、執(zhí)行這條指令硬連線控制器中，使用（）提供指令在內(nèi)存中的地址。B.程序計(jì)數(shù)器微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）。B.每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行指令流水線需要處理好（）3個(gè)方面問題。A.結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)若主存每個(gè)存儲(chǔ)單元存8位數(shù)據(jù)，則（）。D.其地址線與8無關(guān)某存儲(chǔ)器容量為32K×16位，則（）。C.地址線為15根，數(shù)據(jù)線為16根存取周期是指（）。D.存儲(chǔ)器進(jìn)行一次完整的讀寫操作所需要的全部時(shí)間和輔助存儲(chǔ)器相比，主存儲(chǔ)器的特點(diǎn)是（）。A.容量小，速度快，成本高在Cache的地址映像中，若主存中的任意一塊均可映射到Cache內(nèi)任意一塊位置上，這種方法稱為（）。A.全相聯(lián)映射虛擬存儲(chǔ)器管理系統(tǒng)的基礎(chǔ)是程序的局部性原理，因此虛存的目的是為了給每個(gè)用戶提供比主存容量（）編程空間。B.大得多的邏輯在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是（）。B.在DMA控制器本身發(fā)出的控制信號(hào)控制下完成的中斷允許觸發(fā)器用來（）。D.開放或關(guān)閉可屏蔽硬中斷在中斷源設(shè)置一個(gè)中斷屏蔽觸發(fā)器，CPU可以根據(jù)需要對(duì)其執(zhí)行置“１”或清“0”操作，便可實(shí)現(xiàn)對(duì)該中斷源的（）管理。B.中斷請(qǐng)求在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠（）來區(qū)分的。A.不同的地址和指令代碼總線仲裁器的作用是確保任何時(shí)刻（）。A.只有一個(gè)總線主設(shè)備使用總線長度相同格式不同的浮點(diǎn)數(shù)中，若其他規(guī)定均相同，則階碼長、尾數(shù)短的浮點(diǎn)數(shù)可表示的數(shù)值范圍大、精度低。A.√浮點(diǎn)數(shù)的表示范圍取決于尾數(shù)的位數(shù)，精度取決于階碼的位數(shù)。B.×海明校驗(yàn)碼是對(duì)多個(gè)數(shù)據(jù)位使用多個(gè)校驗(yàn)位的一種檢錯(cuò)糾錯(cuò)編碼方案，不僅可以發(fā)現(xiàn)是否出錯(cuò)，還能發(fā)現(xiàn)是哪一位出錯(cuò)。A.√奇偶校驗(yàn)碼可以校驗(yàn)奇數(shù)個(gè)位的出錯(cuò)，并能確定出錯(cuò)的位置。B.×定點(diǎn)運(yùn)算器執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，造成溢出的原因是主存容量不夠。B.×運(yùn)算器內(nèi)部寄存器的個(gè)數(shù)與系統(tǒng)運(yùn)行的速度無關(guān)。B.×MIPS計(jì)算機(jī)的運(yùn)算器部件，主要由128個(gè)寄存器組成的寄存器堆和一個(gè)執(zhí)行數(shù)據(jù)運(yùn)算的ALU組成。A.√運(yùn)算器芯片Am2901包含三組三位控制信號(hào)，分別用來控制8種運(yùn)算功能，8個(gè)數(shù)據(jù)來源和選擇運(yùn)算結(jié)果并輸出的功能。A.√直接尋址是在指令字中直接給出存儲(chǔ)器中操作數(shù)的地址，而不是直接給出操作數(shù)本身。A.√基地址尋址方式中，操作數(shù)的有效地址等于基址寄存器內(nèi)容加上形式地址。A.√RISC計(jì)算機(jī)使用的尋址方式簡(jiǎn)單，指令條數(shù)少，操作功能簡(jiǎn)單。A.√CISC計(jì)算機(jī)使用的尋址方式簡(jiǎn)單，指令條數(shù)少，操作功能簡(jiǎn)單。B.×程序計(jì)數(shù)器PC主要用于解決指令的執(zhí)行次序。A.√每個(gè)指令執(zhí)行步驟，控制器都將為計(jì)算機(jī)的各部件產(chǎn)生一個(gè)控制信號(hào)。B.×微程序控制器中，每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行。A.√硬連線控制器中，每條指令不同的執(zhí)行步驟是通過控制信號(hào)形成部件的不同編碼狀態(tài)來區(qū)分的。B.×計(jì)算機(jī)的流水線中，每個(gè)階段只完成一條指令的一部分功能，不同階段并行完成流水線中不同指令的不同功能。A.√隨機(jī)訪問存儲(chǔ)器包括靜態(tài)存儲(chǔ)器SRAM、動(dòng)態(tài)存儲(chǔ)器DRAM和只讀存儲(chǔ)器ROM。B.×在Cache的地址映像中，全相聯(lián)映像是指主存中的任意一字塊均可映像到Cache內(nèi)任意一字塊位置的一種映像方式。A.√在程序的執(zhí)行過程中，Cache與主存的地址映像是由操作系統(tǒng)來管理的。B.×組相聯(lián)映像可以轉(zhuǎn)化為直接映像或全相聯(lián)映像，所以說，它是直接映像和全相聯(lián)映像的普遍形式。A.√引入虛擬存儲(chǔ)系統(tǒng)的目的，是為了加快外存的存取速度。B.×DMA控制器通過中斷向CPU發(fā)DMA請(qǐng)求信號(hào)。B.×中斷服務(wù)程序的最后一條指令是中斷返回指令。A.√在三總線計(jì)算機(jī)系統(tǒng)中，外設(shè)和主存單元統(tǒng)一編址，可以不使用I/O指令。B.×(1).加法器是由（全加器）和相應(yīng)的邏輯電路組成的。(2).定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算，其中（補(bǔ)碼）加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單，電路實(shí)現(xiàn)也最方便。(3).執(zhí)行補(bǔ)碼加減法運(yùn)算一定要（檢查溢出），否則無法確定是否正確。(4).使用雙符號(hào)位執(zhí)行加減法運(yùn)算后，若兩個(gè)符號(hào)位不同，即出現(xiàn)01和10，表示運(yùn)算結(jié)果（錯(cuò)誤）。(5).在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位，或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出，可以用這兩個(gè)進(jìn)位輸出的（異或）操作來判斷。(1).對(duì)于同一個(gè)數(shù)值，它的（移碼數(shù)）與補(bǔ)碼數(shù)的數(shù)值位相同，符號(hào)位相反。(2).浮點(diǎn)數(shù)用（階碼和尾數(shù)）表示數(shù)據(jù)。(3).小數(shù)點(diǎn)的位置可以在數(shù)據(jù)位移動(dòng)的數(shù)據(jù)稱為（浮點(diǎn)數(shù)）。(4).浮點(diǎn)數(shù)的溢出，是由其（階碼）是否溢出表現(xiàn)出來的。(5).在實(shí)用中把浮點(diǎn)數(shù)的尾數(shù)左移一位，將最高位的1移走，從而提高數(shù)值的精度，這項(xiàng)處理稱之為（隱藏位技術(shù)）。(1).一個(gè)指令周期中，（讀取指令）是每一條指令都必須執(zhí)行的，所完成的功能對(duì)所有指令都相同。(2).一個(gè)指令周期中，（指令譯碼）對(duì)多數(shù)指令所完成的功能是類似的。(3).一條指令在執(zhí)行過程中，一定要完成（下一條指令地址的計(jì)算）并保存，以保證程序自動(dòng)連續(xù)執(zhí)行。(4).指令采取順序方式執(zhí)行的優(yōu)點(diǎn)是（控制器設(shè)計(jì)簡(jiǎn)單）。(5).指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，但它的（控制器設(shè)計(jì)復(fù)雜）。(1).微程序控制器是通過（微指令地址）的銜接區(qū)分指令執(zhí)行步驟的。(2).微程序控制器的控制信號(hào)被讀出后，還需經(jīng)過一個(gè)（微指令寄存器）送到被控制部件。(3).相對(duì)硬連線控制器，微程序控制器的設(shè)計(jì)與實(shí)現(xiàn)（簡(jiǎn)單）。(4).為了獲得快一些的運(yùn)行速度，控制器部件應(yīng)選擇（硬連線控制器）。(5).（控制存儲(chǔ)器）是微程序控制器的核心部件。(1).無論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器，都是由（存儲(chǔ)矩陣）、地址譯碼器和輸入、輸出控制電路組成的。(2).在Cache的三種映像方式中，（組相聯(lián)映像）實(shí)際上是對(duì)另外兩種映像方式的折中，是它們的普遍形式。(3).計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，（虛擬存儲(chǔ)器）是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。(4).虛擬存儲(chǔ)器有三種地址空間，其中（主存地址空間）用于存放運(yùn)行的程序和數(shù)據(jù)。(5).多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)，是建立在程序運(yùn)行的（局部性）原理之上的。(1).近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（并行）接口。(2).遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用