數(shù)電第4版 課件 17譯碼器

3.2譯碼器某種編碼某種對應(yīng)的信息譯碼譯碼器

譯碼器常見的有二進(jìn)制譯碼器和顯示譯碼器兩種1.二進(jìn)制譯碼器譯碼輸入：n位二進(jìn)制代碼譯碼輸出：m位輸出信號(hào)，m=2n譯碼規(guī)則：對應(yīng)輸入的一組二進(jìn)制代碼有且僅有一個(gè)輸出端為有效電平，其余輸出端為相反電平。3.2譯碼器最常見的二進(jìn)制譯碼器為74HC138、74HC139等。（1）74HC138真值表

（2）邏輯函數(shù)表達(dá)式

1111111011111111101011111110111011111011100111101111110110111110101011111110001111111000A0A1A23.2譯碼器思考1：使能控制端的作用？（3)邏輯電路圖

3.2譯碼器思考：輸入電路中為什么用了6只反相器？3.2譯碼器(4)邏輯符號(hào)

國標(biāo)符號(hào)簡化邏輯符號(hào)3.2譯碼器（1）由74HC138譯碼器構(gòu)成的地址譯碼器

3.2譯碼器2.二進(jìn)制譯碼器的應(yīng)用（2）由74HC138譯碼器構(gòu)成的數(shù)據(jù)分配器

000100010110001101011111思考：為什么數(shù)據(jù)從E2

輸入？

由總線來的數(shù)字信號(hào)輸送到不同的下級電路中去。

3.2譯碼器（3）邏輯函數(shù)最小項(xiàng)發(fā)生器

如果將一邏輯函數(shù)的輸入變量加到譯碼器的譯碼輸入端，則譯碼輸出的每一個(gè)輸出端都對應(yīng)一個(gè)邏輯函數(shù)的最小項(xiàng)。

輸入變量m0m1m2m3m4m5m6m73.2譯碼器解：3.2譯碼器【例3.2-1】

用74HC138實(shí)現(xiàn)三變量邏輯函數(shù)。（1）七段LED數(shù)碼管的結(jié)構(gòu)及顯示原理LED數(shù)碼管有兩種類型：共陰和共陽，外形和內(nèi)部結(jié)構(gòu)為：3.顯示譯碼器—74LS483.2譯碼器（2）顯示原理

七段LED數(shù)碼管中的a～g實(shí)際上為發(fā)光二極管，利用點(diǎn)亮其中某幾段來構(gòu)成0～9字形。如當(dāng)a～f=1，g=0時(shí)，顯示字形0當(dāng)b=c=1，a=d=e=f=g=0時(shí)，顯示字形1當(dāng)a=b=d=e=g=1，c=f=0時(shí)，顯示字形2……0abdcef1cb2baged3.2譯碼器（3）顯示譯碼器的邏輯功能顯示譯碼器abcdfegA0A2A1A38421BCD碼七段顯示碼3.2譯碼器常用的顯示譯碼器有CD4511（驅(qū)動(dòng)共陰數(shù)碼管）、74LS48（驅(qū)動(dòng)共陰數(shù)碼管）、74LS47（驅(qū)動(dòng)共陽數(shù)碼管）。（4）74LS48的真值表

A3A2A1A0

abcdefg

字型

0000000100100011010001010110011110001001101010111100110111101111

1111110011000011011011111001011001110110110011111111000011111111110011000000000000000000000000000000000000000000

0123456789消隱消隱消隱消隱消隱消隱

根據(jù)真值表和卡諾圖，可推導(dǎo)出a、b、c、d、e、f、g的邏輯表達(dá)式，由同學(xué)課后自行推導(dǎo)。3.2譯碼器74LS48與數(shù)碼管的連接原理圖3.2譯碼器試燈輸入。低電平時(shí)，Ya～Yg輸出均為高電平(全亮)。和實(shí)現(xiàn)熄滅多余零的功能。3.2譯碼器（1）3線-8線譯碼器的VerilogHDL代碼moduledecoder3_8(A2,A1,A0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0);inputA2,A1,A0;outputY7,Y6,Y5,Y4,Y3,Y2,Y1,Y0; //低電平有效assignY0=~(~A2&~A1&~A0);assignY1=~(~A2&~A1&A0);assignY2=~(~A2&A1&~A0);assignY3=~(~A2&A1&A0);assignY4=~(A2&~A1&~A0);assignY5=~(A2&~A1&A0);assignY6=~(A2&A1&~A0);assignY7=~(A2&A1&A0);endmodule3.2譯碼器moduleLED7S(DIN,Y);input[3:0]DIN;output[6:0]Y;reg[6:0]Y;always@(DIN)begincase(DIN)4'b0000:Y=7'b0111111;//顯示“0”4'b0001:Y=7'b0000110;//顯示“1”4'b0010:Y=7'b1011011;//顯示“2”4'b0011:Y=7'b1001111;//顯示“3”4'b0100:Y=7'b1100110;//顯示“4”4'b0101:Y=7'b1101101;//顯示“5”4'b0110:Y=7'b1111101;//顯示“6”4'b0111:Y=7'b0000111;//顯示“7”4'b1000:Y=7'b1111111;//顯示“8”4'b1001:Y=7'b1101111;//顯示“9”4'b1010:Y=7'b1110111;//顯示“A”4'b1011:Y=7'b1111100;//顯示“b”4'b1100:Y=7'b0111001;//顯示“C”4'b11