數(shù)字電路第4版習(xí)題解答

44PAGE1第1章習(xí)題解答1．用4位格雷碼表示0、1、2、…、8、9十個數(shù)，其中規(guī)定用0000四位代碼表示數(shù)0，試寫出三種格雷碼表示形式。解：G3G2G1G0G3G2G1G0G3G2G1G00000000000000001001001000011011011000010010010000110010110011110011110111111111110101101110111101100110001101000100000102．試述余3循環(huán)碼的特點，并說明它與余3碼有何關(guān)系？解：余3循環(huán)碼的主要特點是任何兩個相鄰碼只有一位不同，它和余3碼的關(guān)系是：設(shè)余3碼為B3B2B1B0，余3循環(huán)碼為G3G2G1G0，可以通過以下規(guī)則將余3碼轉(zhuǎn)換為余3循環(huán)碼。（1）如果B0和B1相同，則G0為0，否則為1；（2）如果B1和B2相同，則G1為0，否則為1；（3）如果B2和B3相同，則G2為0，否則為1；（4）G3和B3相同。3．如果存在某組基本運算,使任意邏輯函數(shù)F（X1，X2，…，Xn）均可用它們表示，則稱該組基本運算組成完備集。已知與、或、非三種運算組成完備集，試證明與、異或運算組成完備集。解：將異或門的其中一個輸入端接高電平即轉(zhuǎn)化為非門，根據(jù)ABAB可知，利用與非或、與或非4.ABCDEFA、B1人；ADA、E、F4242B、CCD（6）DE答：Y(AB)(AD)(AEFAEFAEF)(BCBC)(CDCD)(DE)5．根據(jù)圖P1.5所示時序圖，列出邏輯函數(shù)Z=F(A,B,C)的真值表，并寫出其標準積之和表達式。ABCZ圖P1.5解：根據(jù)時序圖列出真值表：ABCZ00000011010001111000101011011111ZA6．列出邏輯函數(shù)YABBC的真值表。解：YABCABCABABABCACABCABCY00000010010001101001101144311001110111&7111&&≥1&&≥1&C &1L2&1ABC

圖P1.7L2L1ABCABCABCABC(ABC)(ABC)(ABC）真值表ABCL1L2ABCL1L200010100010010110101010011100101110111008．試用4個二輸入與非門實現(xiàn)邏輯函數(shù)LABAB。解：LABABABABAABBA(AB)B(AB) AABBABAABBABAABBAB邏輯電路圖&&&&&&&& LB9．利用真值表證明不等式ACBCABDBCABACD。4444解：令Y1ACBCABDY2BCABACD當(dāng)D=0時，Y1ACBCAB，Y2BCABAC列出函數(shù)真值表：ABCY1Y20000100110010010111110011101111100111111從真值表可知：

Y1≠Y210．已知邏輯函數(shù)FABCABCBC，求：最簡與-或式、最簡或非-或非式、最小項之和、最大項之積表達式。解：最簡與-或式：解：最簡與-或式：FABC+ABC+BCAB(C+C)+BCAB+BC或非-或非式：FAB+BCABBC(AB)(BC)ABACBCABBCFABBC(AB)(BC)(AB)(BC)(AB)(BC)最小項表達式：FABC+ABC+(AA)BCABC+ABC+ABCABCm(2,4,5,6)最大項表達式：FM(0,1,3,7)11．某組合邏輯電路如圖P1.11所示。（1）寫出函數(shù)Y的最簡與-或式；（2）用與非門畫出其簡化后的電路。445&&≥1&Y&&≥1&ABC11圖11（）YACBCCBC （2）Y&&AB&&& Y&C12XYX+Y=1XY=0XYABCDABCDABBCCDDA。證：令XABCDABCD，YABBCCDDA∵(ABCD)(ABBCCDD0XYABCDABCDABBCCDDAACDACDABBCCDDA（利用公式AABAB）ACACABBCCDDA（利用公式AABAB）ACDACDACABBCCD（利用公式ABACBCABAC）ACDACACABBC（利用公式ABABA）DACAABB（利用公式ABAA）CAAB1CB1∴ XY13．用公式法證明：ABBCCAABBCCA解：ABBCCAABCABCABCABCABCABC4646ABCABCABCABCABCABCAB（CC）BC（AA）CA（BB）ABBCCAABBCCAAB)(BC)(CABCABCABBCCA(AB)(BC)(CA)ABCABC14．用公式法證明：ABCABCABBCAC。解：ABBCACABBCAC(A+B)(B+C)(A+C)(ABACBC)(A+C)ABCABC16．用公式法化簡邏輯函數(shù)：FAB。FABCDD。FABACCDBCDBCE。解：(1)

FABACBCABCDABACBCAB（AB）CABABCABCFABCDDABACBCCDABCABCDABCCD1FABCDBCDBCEABACCDBCBDBCEBCEBCDFG（利用摩根定理）ABACBCCDBCBDBCEBCEBCDFG（利用常用公式二ABACBCABAC）ABACBCDBDBCEBCEBCDFGACBCDCE17．試用卡諾圖法化簡邏輯函數(shù)：（1）F(A,B,C)=∑m(0,1,2,4,5,7)。（2）F(A,B,C,D)=∑m(4,5,6,7,8,9,10,11,12,13)。（3）F(A,B,C,D)=∑m(1,3,5,7,9)+∑d(10,11,12,13,14,15)。（4）F(A,B,C,D)=∑m(5,7,13,14)+∑d(3,9,10,11,15)（5）FBCDABCDCDCD0。）

A0001 11 10A0001 11 10011 0 111 1 1 04747F(A,B,C)BACAC（2）FABD00011110000000011111111100101111FABABBC或者FABABAC（3）根據(jù)題意畫出卡諾圖，如圖所示。將函數(shù)包含的最小項（用1表示）和無關(guān)項（用×表示）填入對應(yīng)方格。利用無關(guān)項的特點，我們可畫出包含8個方格的包圍圈，并得到邏輯函數(shù)的最簡形式為L=DCD00 01 11 10CD00 01 11 10AB0000×00101101101×1100×××F（5）YBCDABCDABCDABCDABCDABCD=m(5,7,9,13)約束條件CDCD0，意味著C、D不能同時為1，也不能同時為0。對應(yīng)著8個無關(guān)項。CDAABCDDABCDD0d(0,3,4,7,8,11,12,15)0兩個式子都包含了最小項ABCD，根據(jù)約束條件，該最小項恒等于0，屬于無關(guān)項。YF(A,B,C,D)m(5,9,13)d(0,3,4,7,8,11,12,15)44PAGE10YCDAB

00 01 11 1000×0×001×1×011×1×010×1×0YBDAD18．求下面函數(shù)表達式的最簡或-與式。（1）F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)（2）F(A,B,C,D)=∑m(0,1,4,7,9,10,13)+∑d(2,5,8,12,15)（3）F(ABCD)(AB)(ABD)(BC)(BCD)（）或式:FACBD最簡與-或-非式:FABCADCDAB00CDAB000001 11 100111101×1××1×11×00×001CDAB000001 11 100111101×1××1×11×00×001（2）方法一：根據(jù)最簡與-或式變換得到：FCBDBDC(BD)(BD)BCDBCDFBCDBCD(BCD)(BCD)方法二：利用卡諾圖對0方格畫包圍圈。FBCD F(BCD)(BCD)FCDAB FCDAB 00 01 11 1000 1 1 0 ×01 1× 1011× 1× 010× 1 01FAB00CD00 01 11 10110×01 1× 1 011× 1× 010× 1 0 1(3)方法一：直接按照或-與表達式畫卡諾圖，如或項YABCD對應(yīng)的ABCD編碼為1000，對應(yīng)的方格上填上0；或項YAB對應(yīng)的AB編碼為01，則0100、0101、0110、CDAB0000101 11 100 0 101 1 1 1 111 1 1 1 0CDAB0000101 11 100 0 101 1 1 1 111 1 1 1 010 1 0 0 0CDAB0000001 11 101 1 001 0 0 0 011 0 0 0 110 0 1 1 1Y YY(BD)(CD)(AD)(最簡或與式)方法二：先求反函數(shù)的最簡與或式，再取反，得到最簡或與式。YABCDABABDBCBCDADCDBDYADCDBD(AD)(CD)(BD)方法三：先求對偶式Y(jié)，得到最簡式，再求對偶式。19．已知邏輯電路如圖P1.19所示，試分析其邏輯功能。P1P2P1P2&&&&AB FP4P4&圖P1.19（），B，，C F

B

AABCC

BABCAABCCABCABC(ABC)(ABC)(ABC)ABCABCABCABCABCABC（2）真值表ABCFABCF00001001001110110101110101111110（3）功能ABC。20．分析圖P1.20所示組合邏輯電路的功能，要求寫出與-或邏輯表達式，列出其真值表，并說明電路的邏輯功能。≥1&≥1&≥1&1&SBC1&S&&≥1&&≥1圖P1.20解：CO=AB+BC+ACSCABOCABBCCABBCABCAABBCACBABBCACCABBCACABCABBCCBACACCABBAABCABCABCABC真值表ABCSCOABCSCO0000010010001101010101010110010110111111電路功能：一位全加器，A、B為兩個加數(shù)，C為來自低位的進位，S是相加的和，CO是進位。21．試用與非門設(shè)計一邏輯電路，其輸入為3位二進制數(shù)，當(dāng)輸入中有奇數(shù)個1時輸出為10（）（）ABCFABCF00001001001110100101110001101111（2）FAABCAABC（）（3）邏輯圖A&B&&C&ABC&&A F&&BC&ABC&2．4（A3AA1A00A8或12≤A＜15時，F(xiàn)1F0。）A3A2A1A0FA3A2A1A0F00001100000001110010001011010000111101100100111001010111101101101111000111111110（2）表達式FA3A2A1FA1A0A3A200011110

00 01 11 10≥1111111≥111111111111000000F1&B1&C(3)邏輯圖234ABCDF1F2AB1CD1F11ABCD1F11F1AB0CD0F20F1F2解：F1(AB)CDAB(CD)F2ABCDF2(AB)(CD)244A3A2A1A07m時G9mYR14m。解：設(shè)燈亮為1，燈暗為0。A3A2A1A0GYA3A2A1A0GYRA3A2A1A0GYR00000001000100000100010010100010000101001000110001011001010000011000010101000110100101100001110×××01111001111×××②根據(jù)真值表，畫出如圖所示的卡諾圖。RA3A200A1A000 01 111001RA3A200A1A000 01 11100111100100××1100000000A3A200011110

00 01 1110

A3A200011110

00 01 11100000001000×0000001000××10000000000000××0101WA2A1A0A3A2A1A0，YA3A1A0A3A2A1A0，RA3A2A3A1A0④畫出水位報警器邏輯圖如圖所示。G Y R≥1≥1≥≥1≥1≥1&&&&&&111A1A0第2章習(xí)題解答1P2.1RB30kRB30kiBRC3kiCVT20

VCC=5VRC1kRB50kvI=+6V iB

iCVT50圖P2.1（）BivIVBEBRB

60.7mA0.106mA50iBS

VCCVCESRC

120.3mA0.24mA501因為iB＜iBS，故T1管處于放大狀態(tài)。（b）iB

VCCVBERB

50.7mA0.143mA30iBS

VCCVCESRC

50.3mA0.078mA203因為iB＞iBS，故T2管處于飽和狀態(tài)。2．寫出如圖P2.2所示CMOS門電路的邏輯表達式。VDDT8T8T6T4T2T1T5T3VDDVDDYABYAB圖P2.2 圖P2.3解：等效電路如下圖所示。11&11Y1BYAB，這是輸入和輸出端帶緩沖器的或非門。3.寫出如圖P2.3所示CMOS門電路的邏輯表達式。CMOS門電BMOS管ABCDMOSCD（C）YCDABVDDT8T8T6ABT5ABABABVDDCCDCDCDC+DABABC+DABABABY BYCD4.P2.4VVOVH和VOHVNL和VNHvO/V5V4V3V2V1V0V1V2V3V4V5V

vI/V圖P2.4某器件的電壓傳輸特性解：可以，VOH=4V，VOL=1.5V，VIL=2.5V，VIH=3V，VNL=1V，VNH=1V5．電路如圖P2.5所示，G1為74HC系列CMOS門電路，其數(shù)據(jù)手冊提供的參數(shù)為VOL（max）=0.33V，VOH（min）=3.84V，IOL（max）=4mA，IOH（max）4mAVTVBE=0.7V，VCES=0.3VVVD=2.0V。（1）當(dāng)輸入A、B取何值時，發(fā)光二極管VD有可能發(fā)光？（2）為使VT管飽和，其β值應(yīng)為多少？（1DTTG1輸出高電平，即A和B至少有一個為低電平。（2）為使三極管導(dǎo)通時進入飽和狀態(tài)，三極管β的選擇必須滿足IB≥IBS，式中I VCCVDVCES

52.00.35.3CBS RC

0.51 BIVOHVBEBRB

3.840.70.314mA10代入給定數(shù)據(jù)后，可求得β≥17。6．分析如圖P2.6所示電路的邏輯功能，畫出其邏輯符號。VDDVRC510ΩRVRC510ΩRB10kΩVTP1N11TGD A YG1&AB&B圖P2.5 圖P2.6解：A、B為電路輸入變量，F(xiàn)為輸出變量，只要列出真值表，就可判斷其邏輯功能。ABY00高阻01110高阻110A1YBEN7.P2.7(a)BY10ns。A 0.1

0.1sμA& B=1& B=1t(b)圖P2.7解：0.1sμ0.1sμ0.1sμ0.1sμ0.1sμ0.1sμ0.1sμ0.1sμ10ns10nstBtYt8P2.8nD1、、Dn1CS0、、…、CSn1（1）片選信號應(yīng)滿足怎樣的時序關(guān)系，以便數(shù)據(jù)D0、D1、…、Dn1通過總線進行正常傳輸？（2）如果片選信號出現(xiàn)兩個或兩個以上有效，可能發(fā)生什么情況？（3）如果所有的信號均無效，總線處在什么狀態(tài)？BUSG1G2G1G2GnEN1EN1EN1D0

CS1D1DP2.8

CSn1Dn1D（）（2）總線沖突。（3）高阻態(tài)。9．分析如圖P2.9(a)、(b)所示電路的邏輯功能，寫出電路輸出函數(shù)S的邏輯表達式。BBBTGBBTGTGTGATGTGBS A SBAB B(b)圖P2.9（）ABS000011101110輸出S是A和B的異或函數(shù)，即SAB（2）ABS000011101110輸出S是A和B的異或函數(shù)，即SAB10．由門電路組成的電路如圖P2.10所示，試寫出Y1~Y4的邏輯表達式。VDD VDD10kC&10kC&&ENB MOS1 1C

Y2100kCMOS 100kCMOS 10kAB ≥1C≥1(b)&EN&ENLSTTL&1EN20kΩB C

ACMOS& 10kCMOS& 10kTG Y410k&1BC

VDD(c) (d)圖P2.10解：當(dāng)B=0時，Y1=C；當(dāng)B=1時，Y1=A+C，所以，Y1BCB(AC)CABY2A0BCABCY3BC,Y4ABCCMOSYS0S1S0S0S1S0D34112．圖P2.12中，CMOSOD門電路的輸出低電平VOL≤0.4V時，允許最大灌電流IOL（max）=4mA，CMOS門的輸入電流IIL和IIH均為1μA。如果要求Z點高、低電平VH≥4V、VL≤0.4V，請計算上拉電阻RC的選擇范圍。（當(dāng)ZVH=+5V-RC×8×IIH≥4VRC≤

18106

≤125kΩ（2）當(dāng)Z點輸出低電平時，應(yīng)滿足下式：VL=+5V-RC(IOL（max）+8×IIL)≈5V-RCIOL（max）≤0.4V50.4RC≥4103≥1.14kΩ∴1.14kΩ≤RC≤125kΩ1EN1EN1EN11EN1EN1EN1EN& D01&D1&D2&D31

+5VRCZ&RCZ&&&Y1BY2Y3圖P2.11 圖P2.1213．分析如圖P2.13所示LSTTL電路的邏輯功能。VVCCR1A20kVD1R1B20kR24kR450VDVT33AVT2VT4VD2BVTR6A10kVDR54 1YR6B10kVD5VD6VT5RBRC7501.5kVT6圖P2.13D6D2R1BD5D1R1A非門T2T1AB1T2T11T52都是低電平時，輸出才為高電平。顯然這是一個或非門電路，YAB。P2.14LSTTL2.5-102.5-13(b)（2.1100k。ABCABCK電壓表讀數(shù)/V000斷開001斷開110斷開111閉合KV&ENKV&EN1BC圖P2.14解：ABCK電壓表讀數(shù)（V）001100110101斷開斷開閉合閉合04.31.10.215．在圖P2.15中有兩個線與的OC門G1、G2。它們的輸出驅(qū)動3個LSTTL與非門G3、G4G5OCVOL0.3VIOL（max）IOZIILIIH0.02mAOCVOL≤0.3VRC+5VG1&G1&RCG2&&&&AB Y1G4CY2DG5Y3圖P2.15（G1G2RCIC=2IOZ+（2+2+3）IIH=（2×0.05+7×0.02）mA=0.24mARC上的壓降會使輸出高電平電壓下降，根據(jù)題意應(yīng)滿足VOH=VCC-RC×IC≥3VRC

RVCCVOH（53）V8.33kΩICIC（2）G1或G2門輸出低電平時

0.24mA考慮最不利的情況，只有一個OC門輸出低電平，流入該OC門的電流I =I+3I=VOL3I

14mAROL C IL ILRCRC

50.3143

352所以352Ω≤RC≤8.33kΩ16P2.16IC1a～gIC1LED2.0V，5mAP2.163TTL非LEDab表P2.16IC1a驅(qū)動電路abcfdeefgagdbcbcdefg門電路IOHIOLIOZH門電路IOHIOLIOZHIOZL1 EN-0.4mA16mA-0.2mA0.2mA10.2mA16mA1-0.4mA16mA解：由于是共陰數(shù)碼管，門電路需要提供5mA以上拉電流，三態(tài)門和反相器的IOH只有0.4mA，無法滿足要求，可以采用OC門，電路圖為b111b1111aab（2）52.05mAR

R≤600Ω當(dāng)輸入變低時：50.316mAR≥294ΩR∴294Ω≤R≤600Ω17．ODP2.17（a）所示。AD端輸入不同頻率標準方波信號，BCY（。(b)A(b)+10VABCD(a)

B1kΩ& Y1& Y2Y B=0，C1kΩ& Y1& Y2B=0，C=1B=1，C=1圖P2.17解：當(dāng)B=0，C=0時，G1和G2均輸出高電平，線與后L為高電平，電壓為5V。B=1，C=0時，G1AG2L輸出A反相的。B=0，C=1時，G1G2BL輸出B反相的。B=1，C=1時，G1AG2BL輸出占25%B。各種情況下波形如圖所示。ABB=0，C=0B=1，C=0B=0，C=1B=1，C=1第3章習(xí)題解答18線34C48387H1383→3位二進制碼的轉(zhuǎn)換。解：根據(jù)下表可得到連線圖：G2G1G0有效輸出端IB2B1B0000Y0→I7000001Y1→I6001011Y3→I5010010Y2→I4011110Y6→I3100111Y7→I2101101Y5→I1110100Y4→I0111G0G1G2A0G0G1G2A0A1A2+5VE1E2E3Y0Y1Y2Y3Y4Y5Y6Y7I0I1I2I3I4I5I6I7EOGSY0Y1Y2B0B1B2EI74HC14874HC138&Y&Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3CB LA100解：由圖寫出邏輯函數(shù)并化簡，得

圖P3.2LY0Y2Y4Y6Y0Y2Y4Y6ABCABCABCABCC3．試用一片3線-8線譯碼器74HC138和與非門實現(xiàn)邏輯函數(shù)FABBC。425425解：FABBCABCABCABCABC74HC138&Y&Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3B LA100P3.4LEDA1A0a～f。abdfecA1A000011010abdfec解：根據(jù)題意列出真值表

圖P3.4A1A0abcdef00011001010011101010010111110010邏輯表達式：a，b，c，d，e，

fA0邏輯圖：44PAGE261&1&1≥1&&≥1&A0A1bcdef541P3.5(a)P3.5(b)所示輸LLBALBAENA174LS153（1/2）ED0D1D2D3YA0L1 CC(b)圖P3.5解：4選1數(shù)據(jù)選擇器的邏輯表達式為：YA1A0D0A1A0D1A1A0D2A1A0D3將A1=A，A0=B，D0=1，D1=C，D2C，D3=C代入得YABABCABCABCABCABCABCABCABC根據(jù)表達式可畫出波形圖：ABCL6．已知用8選1數(shù)據(jù)選擇器74LS151構(gòu)成的邏輯電路如圖P3.6所示，請寫出輸出L的邏輯函數(shù)表達式，并將它化成最簡與-或表達式。L0EL0ED0D1D2D3D4D5D6D774LS151A2Y YA0A11圖P3.6（）LABCABCABCABCABC（2）用卡諾圖化簡BC00 01BC00 01A0 1 011110111100LCAB78174LS151L=AB+AC。解：LABCm7m6m5F0EF0ED0D1D2D3D4D5D6D774LS151A2Y YA0A1188174LS1513ABCM=0（A、BC0=1A、C解：真值表MABCFMABCF00000000000011110011001101010101100000011111111100001111001100110101010100010111FMABCMABCMABCMABCMABCMABCMABCABCMABCMABCMABC電路圖F“0F“0”1ED0D1D2D3D4D5D6D7Y74LS151A0A1A2M “1”FDE000 00D0D1D2D3EA1 4選1MUXYA09.415FDE000 00D0D1D2D3EA1 4選1MUXYA0ABCA0 YA1 A0 YA1 4選1MUXE D0D1D2D3C 0110．P（P2P1P0）和Q（Q2Q1Q0）為兩個3位無符號二進制數(shù)，試用一片74LS138和一片174LS151P=QF=1F=0。解：Q0Q0Q1Q2P0P1P2+5VE1E2E374LS138A1A2A0Y0Y1Y2Y3Y4Y5Y6Y7ED0D1D2D3D4D5D6D774LS151A2Y YA0A18174LS151A2F(A,B,C)＝∑m(1,2,4,7)解：對于LSTTL集成芯片，某個輸入引腳折斷后該腳懸空，相當(dāng)于輸入高電平1。74LS151A2D0，D1，D2，D3814YYA2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7A1A0D4A1A0D5A1A0D6A1A0D7F

F(A,B,C)m(1,2,4,7)ABCABCABCABCABD4＝C，D5＝C，D6＝C，D7＝CFY74LS151A0Y74LS151A0A1A2EED0D1D2D3D4D5D6D7CC3XYBID=X-Y-BI。X＜Y+BIBO1位全減器的(a)D為全減差，BO為向高位發(fā)出的借位輸出。（1）真值表XYBIDBOXYBIDBO00000100100011110100010111100001101111110101100101101001

00 01 11 10

BOYBIX0001 11 10X0001 11 100101001110電路圖

DXYBIBOYBIXBIXY1&≥1&≥1&&=1=1Y DBIBO13．用兩片4位加法器74HC283和適量門電路設(shè)計3個4位二進制數(shù)相加電路。46CO1CO2S5S40000010110011110S4CO1CO2，S5CO1CO2Z0Z1Z0Z1Z2CO1Z3S0S1S2S3COA0A1A2A3B0B1B2B3CI0S0S1S2S3COA0A1A2A3B0B1B2B3CI0X2 S0X3 S1Y0 S2Y1YS3Y2

CO1 S5&=1C&=1S4Y3 CO214474HC283）P3.14P3.14輸入輸出輸入輸出000000000110110000100010100011100100010010101010解：設(shè)計思路：將輸入代碼從被加數(shù)端輸入，加數(shù)端加入某一數(shù)據(jù)，相加后得到輸出代碼。被加數(shù)加數(shù)輸出000000000000001000000010010000000100011001101100100001101110101000001010畫出卡諾圖A1A0B2（B1）A1A0A3A200011110000××0010××111××××101××0B2B1(A3A1)(A2A1)A3A1A2A1邏輯圖略。41LLEABCDEABCDEABCDEABDEFBCE432432解：LEABCDEABCDEABCDEABDEFBCEBECDACDCDCBEACADCACBEC電路圖如圖3.7-6所示。LD A ELD A EY4選1MUXD0D1D2D3EB1Y4選1MUXD0D1D2D3A0A1E742838421BCD8421BCD9（1001）9（S4& &A3A2A1S4& &A3A2A1A0B3B2B1B0S3S2S1S0加法器2S3S2S1S0CICOA3A2A1A0B3B2B1B0CO加法器1S3S2S1S0A3A2A1A0B3B2B1B0CI≥1圖3.7-7例3.7-3邏輯圖1.P.17（）、、C3.17bX、YZ10ns。44PAGE33ABCABCXYZ&B X&≥11≥11&Z&C Y

100ns 200ns 300ns 400ns（a） （b）圖P3.17解：0nsA

100ns 200ns 300ns 400ns

0ns

100ns 200ns 300ns 400nsABABCXYZCXYZ18Y，，D=（0,145,12,1,14,5，求YBCYACABBCACABBCYCDAB0001111000YCDAB000111100011000111101101100100101&1&&&1&B YC（a） （b）19．已知YB,CD)m(0,37,8,9,10,12,13dY解：CDABCDAB000001 11 100111101011×0110100×1×1消除競爭冒險時不能引入新的冒險，如不能圈第一行。YACBDACDABC20.用3－8譯碼器作地址譯碼器，要求8位地址為C0H～C7H時，譯碼器的Y0~Y7依次輸出有效信號。譯碼器的輸入應(yīng)如何連接？允許使用附加的與門和或門。地址信號為A7～A0，A7為高位，A0為低位。解：8位地址為C0H～C7H，則高5位為11000(2)，從而得A7＝1，A6＝1，A5＝0，A4＝0，A3＝0。要達到題中要求，可有多種連接方法，其中一種是用A7，A6控制E1，用A5，A4控制E2，用A3控制E3，A2，A1，A0加到譯碼器數(shù)據(jù)輸入端，電路如圖P3.20所示。A0A0A1A2&≥1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3Y0A6YA7A3A4YA5 7圖P3.2021.設(shè)3個車間分別為A，B，C車間，1kW的發(fā)電機為Y1，2kW的發(fā)電機為Y2，同時令A(yù)，021）表13真值表車間電機供電說明ABCY1Y2000003個車間都不工作，2個電機都不必開機供電001101個車間（C）工作，小電機Y1供電即可010101個車間（B）工作，小電機Y1供電即可011012個車間（B和C）工作，需大電機Y2供電100101個車間（A）工作，小電機Y1供電即可101012個車間（A和C）工作，需大電機Y2供電110012個車間（A和B）工作，需大電機Y2供電111113個車間都工作，Y1、Y2電機都供電方可(2)由真值表求邏輯式。

Y1(A,B,C)m(1,2,4,7)ABCABCABCABCY2(A,B,C)m(3,5,6,7)ABCABCABCABC(3)求雙4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入D0～D3，并畫電路圖。將Y1，Y2的邏輯表達式同雙4選1數(shù)據(jù)選擇器的輸出方程相比較，得Y1： D0＝D3＝C，D1＝D2＝C。Y2： 。P3-21Y2A1Y2A1 74LS153（1/2）E D0 D1 D2 D3YA0Y1BAD3D2D1D0YA0A1EC C CC 0 C C 1圖P3-21發(fā)電機供電控制邏輯圖（ABC1，不供電為0。22．閱讀以下VerilogHDL代碼，這段代碼表示何種電路？說明其邏輯功能。moduleEXAM20(Y,A,B,C,E1,E2,E3);output[7:0]Y;inputA,B,C;inputE1,E2,E3;reg[7:0]Y;always@(AorBorCorE1orE2orE3)beginif((E1==1)&(E2==0)&(E3==0))begincase({C,B,A})3'd0:Y=8'b1111_1110;3'd1:Y=8'b1111_1101;3'd2:Y=8'b1111_1011;3'd3:Y=8'b1111_0111;3'd4:Y=8'b1110_1111;3'd5:Y=8'b1101_1111;3'd6:Y=8'b1011_1111;3'd7:Y=8'b0111_1111;default:Y=8'bX;endcaseendelseY=8'b1111_1111;end答：3線-8線譯碼器。第4章習(xí)題解答SRP4.1SRQ和QG1QQ≥1QQ≥1≥1SQSQG2圖P4.1解：RSQQ2．由與非門構(gòu)成的基本SR鎖存器如圖P4.2所示，已知輸入端S、R的電壓波形，試畫出與之對應(yīng)的Q和Q的波形。QQ&&GQQ&&S SR QRQG2圖P4.2解：SRQQ438438CPTGG11TG1CPCPTGTG2CP1CPTG1TGG1CPCPTG2TGG2CPTGG11TG1CPCPTGTG2CP1CPTG1TGG1CPCPTG2TGG2CPTG3TGCPG311TG4G4CP1CP TGCP1D QD QG2Q Q（a） （b）CPD（c）P4.3（2）分析圖P4.3（b）所示主從D觸發(fā)器的工作原理。（3P43（）P.3（（）0。（非DP1時，G1DQ和QDG1G2沒有0導(dǎo)通，G1G2G1G2電容對邏輯電平有短暫的保持作用，因此，電路輸出狀態(tài)將鎖定在CP信號由1變0前瞬間D信號所確定的狀態(tài)。（2）由兩個D鎖存器構(gòu)成的主從D觸發(fā)器，采用上升沿觸發(fā)方式，原理分析可參考4.2.1節(jié)有關(guān)內(nèi)容。（3）D鎖存器輸出波形圖CPDQD觸發(fā)器輸出波形圖CPDQ4.由鎖存器和觸發(fā)器構(gòu)成的電路如圖P4.4所示。已知CP和D信號的波形，畫出Q1、Q2、44PAGE39Q3的波形。假設(shè)初態(tài)為0。1DC11DC11DC1D Q11DC11DC11DC1CP CPQDQ2Q1Q2Q2Q3 Q3Q3圖P4.4解：CPDQ1Q2Q35P4.5C=0C=1Qn+1，=11J=11JC11KXCPC解：當(dāng)C=0時，J=X，K=XQn1JQnKQnXQnXQn

圖P4.5為T觸發(fā)器當(dāng)C=1時，J=X KXQn1JQnKQnX

為D觸發(fā)器6.請用T觸發(fā)器和其它邏輯門構(gòu)建一個JK觸發(fā)器。解：JK觸發(fā)器特性方程為Qn1JQnKQn，T觸發(fā)器特性方程為Qn1TQnTQn。令JQnKQn=TQnTQn,可得到以下真值表JKQnTJKQnT00001001001010100100110101111111用卡諾圖化簡

00101010010101101

00 01 11 10TJQnKQn&≥1&≥1Q&CPQ1TC1DENDEN=0EN=1解當(dāng)EN=0，Qn+1=Qn ；當(dāng)EN=1，Qn+1=D ，則Qn+1ENQnEND，令DENQnEND即可。&≥1&≥11DQCPC1Q&1DRDQ01Q0Q1Q11DC11JC11KJKDP4.8(a)RDQ01Q0Q1Q11DC11JC11KBAAQ0B Q1 (b)圖P4.8解：BAQ0Q1A9P49Q及Z0=11DC1Q =11DC1CP QZ Z圖P4.9解：CPQZ10．試畫出如圖P4.10所示時序電路在一系列CP信號作用下，Q0、Q1、Q2的輸出電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。1JC11KQ0 Q1 Q1JC11K11JC11K11JC11KCP

FF11JC11K11JC11K

FF2圖P4.10解：先畫Q0波形，再畫Q1波形，最后畫Q2波形。CPQ0Q1Q211.時序電路如圖P4.11所示。計算組合電路延遲時間的范圍(tpdmax，tpdmin)，假設(shè)時鐘頻率為133MHz，寫出計算過程。觸發(fā)器的動態(tài)參數(shù)：tp(CQ)=1ns，tS=2ns，tH=2ns。DQDQCPQ1DC1組合電路TC

為時鐘周期，則TC

圖P4.111 s7.5ns133106TCtCQtpdtStpdTCtCQtS7.5ns-1ns-2ns=4.5ns為了滿足觸發(fā)器的保持時間，應(yīng)滿足tpdtHtCQ2ns1ns=1nstpdmin1ns，tpdmax4.5ns,12.4.12tSUtHTA B1CGA B1CG211DC11DC1

FF1DCP圖P4.12（1）寫出右邊觸發(fā)器建立時間和保持時間的不等式；）tpd2tpd2ttpd2tpd2tpCQtpd1tpCQtpd1tSU tHBC根據(jù)時序圖，可以得到建立時間Tt

t t t2 p(CQ)max pd1max pd2min SU保持間等：Tt t t t2 pd2max p(CQ)min pd1min H（2）根據(jù)建立時間不等式：T1043215ns，所以，T>30ns，f<33MHz2根據(jù)保持時間不等式：Ttt t t 41522ns2 H pd2max p(CQ)min pd1min保持時間自然能夠滿足。13.P4.13Q0Q1Q26Q0Q1Q2的初000。FF0FF0FF1FF2Q0 Q1 Q2Q0Q11Q21DC1R1DC1R1DC1R圖P4.13解：3個D觸發(fā)器構(gòu)成扭環(huán)形計數(shù)器。R為觸發(fā)器的異步清零端，當(dāng)Q2=0時，F(xiàn)F0和FF1異步清零。其狀態(tài)轉(zhuǎn)換圖如圖所示，其中111狀態(tài)只出現(xiàn)一瞬間，不屬于有效狀態(tài)。Q0Q0Q1Q2000100110111001仿真結(jié)果14．右移寄存器電路如圖P4.14所示，設(shè)各觸發(fā)器的初始狀態(tài)為0。請畫出在輸入信號作用下，對應(yīng)的輸出Q0、Q1的波形。Q01DC1FF01DC1XCP

Q11DC1FF1 CP1DC1XQ0Q1圖P4.14解：CPXQ0Q115．分析如圖P4.15所示電路，畫出狀態(tài)轉(zhuǎn)換圖和時序圖，并說明CP和Q2是幾分頻。&&1×CP 0RDS0S1RDCPD0D1D2D3DIRQ0Q1Q2Q3DIL 74LS194××××圖P4.15S1S0=01，根據(jù)4.3-374LS194DIRQ2Q3RD加了一負脈沖，使寄存器的初始狀態(tài)Q0Q1Q2Q3=0000。根據(jù)右移寄存器的邏輯功能，可畫出如圖所示的狀態(tài)圖。Q0QQ0Q1Q2Q300001000110011101111000100110111根據(jù)狀態(tài)圖，可畫出如圖所示的時序圖。CPQ0Q1Q2Q3從上述時序圖可知，CP與Q2之間的關(guān)系為七分頻。P4.1674LS1941D4A=A3A2A1A0B=B3B2B1B01DC1CPD0D1D2D31DC1CPD0D1D2D3RDS0S1DIRQ0Q1Q2Q3DIL 74LS194∑CICOBiCi Ci+1 Q圖P4.16解：AiBAiBiCiSi∑+5VCICOCi+1A0A1A2A3+5VSD1D Q+5VC1QB0B1B2B31RDDIL 74LS194（1）S1CPD0D1D2D3RDS0DIRQ0Q1Q2Q3DIL74LS194（0）S1CPD0D1D2D3RDS0DIRQ0Q1Q2Q3工作過程：CLRD74LS194CP474LS194；CLR74LS1944CP79LS194（0）中，4DCP和CLR的時序如下：CPCLR17．畫出如圖P4.17所示由移位寄存器構(gòu)成的時序電路狀態(tài)轉(zhuǎn)換圖和對應(yīng)的輸出Y。A0A1A0A1A21&DIRQ0Q1Q2Q3S0S1RD1100E1EY0Y1Y2Y3Y4Y5&2Y6DIL74LS194E3Y7CPD0D1D2D31CP0111圖P4.17解：狀態(tài)轉(zhuǎn)換圖Q0QQ0Q1Q2Q3/Y0000/01000/1 1100/0 1110/10111/00011/1 0001/018．由4位二進制計數(shù)器74161及門電路組成的時序電路如圖P4.18所示。要求：（1）分別列出X=0和X=1時的狀態(tài)圖；XLDRDXLDRD1CPD0D1D2D3RDLD74161Q0Q1Q2Q3COEPET≥1&11CP0 0 0 1圖P4.18Q3Q2Q1Q01000100110101011111111101101Q3Q2Q1Q010001001101010111111111011011100（2）X=1時，電路為5進制加計數(shù)器，狀態(tài)轉(zhuǎn)換圖為：Q3QQ3Q2Q1Q010001001101011001011474LS161474LS85P4.18（1）該電路的狀態(tài)轉(zhuǎn)換圖；（2）工作波形圖；（3）簡述電路的邏輯功能；（4）對電路做適當(dāng)修改，實現(xiàn)N（N＜16）進制計數(shù)。111111RDCP1LDD0D1D2D3CPRD74LS161Q0Q1Q2Q3COEPETY（A＞B）Y（A=B）Y（A＜B）74LS85I（A＞B）I（A=B）I（A＜B）A3A2A1A0B3B2B1B0）

1P4.19Q3QQ3Q2Q1Q00011010001010110011111011100101110101001 1000（2）CPQ0Q1Q2Q3（3）11進制加法計數(shù)器（4）修改74LS85的B3B2B1B0輸入即可。20P4.2074LS160P4.20（CO=Q3Q2Q1Q0）1111ET74LS160（2）LDCPD0D1D2D3RDQ0Q1Q2Q3COEPET74LS160（1）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP&1CP圖P4.20表P4.20 74LS160能表449449CPRDLDEPET工作狀態(tài)×0×××置零↑10××置數(shù)×1101保持×11×0保持（但CO=0）↑1111計數(shù)解：28進制加法計數(shù)器。（8421BCD碼輸出）Q3Q2Q1Q0000000010010Q3Q2Q1Q0000000010010001101000101101110101001100001110110LD1RD&LD1RD&EPQ0Q1Q2Q3COET 74161 LDCPD0D1D2D3RD1CP××××（2）置數(shù)法Q3Q3Q2Q1Q000000001001000110100010110101001100001110110LDLDRD1CPD0D1D2D3RDLD74161Q0Q1Q2Q3COEPET&1CP0 0 0 022．用74161設(shè)計一個可控計數(shù)器，X=0時實現(xiàn)8421BCD碼計數(shù)器，X=1時實現(xiàn)2421BCD碼計數(shù)器。44PAGE50解：X=0時，計至9時置0000：LDQ3Q0，D3D2D1D0=0000X=1時至4置LDQ3Q2，D3D2D1D0=1011 LDXQ3Q0XQ3Q2，D2=0，D3=D1=D0=X1111LDRD1RDCPD0D1D2D3Q0Q1Q2Q3CO74161 LDEPET&≥1&11CPP4.23(a)100QuartusII軟P4.23(b)10010000CP01100&1&11LDRDLDRD1 1CPD0D1D2D3RDQ0Q1Q2Q3CO74161（片1）LDEPETET 74161（片0）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP1&(a)圖P4.23解：置數(shù)信號LDEPET11001時，置數(shù)信號LDEP、ETCP000001100110000。改進后電路為：1&1&11LDLDRD1RD1ET 74161（片1）LDCPD0D1D2D3RDQ0Q1Q2Q3COEPET74161（片0）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP&對改進后電路的仿真結(jié)果：第5章習(xí)題解答1．試分析如圖P5.1同步時序邏輯電路，并寫出分析過程。Q0Q0Q1Q2FF0 FF1 FF21JC11K&1JC11K1JC11K）J0Q2nK0Q2n（2）寫出狀態(tài)方程

J1Q0nK1Q0n

P5.1

J2Q0nQ1nK2Q2nQ0n1Q2nQ0nQ2nQ0n，Qn1QnQnQn，Qn1QnQnQn1（3）列出狀態(tài)轉(zhuǎn)換真值表

1 01 2

01 2Q2nQ1nQ0nQ2n1Q1n1Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000001100000001010101011010011110010011100111001（4）畫出狀態(tài)轉(zhuǎn)換圖Q2QQ2Q1Q0100000001111101011010110（5）自啟動校驗，能夠自啟動（6）結(jié)論：具有自啟動能力的同步五進制加法計數(shù)器。2．同步時序電路如圖P5.2所示。Y≥1=1=1=1X0X1XY≥1=1=1=1X0X1X2FF0Q0FF1Q1Q0Q1FF21J Q2C11KQ2RCPRD&1JC11KR1JC11KRYX0X1X2（）

圖P5.2Qn1Q

nQnQn

，Qn1QnQ

nQn

n，Qn1QnQn2 2 1 0 1 1 0 1 0 0 2 0分析后，其狀態(tài)轉(zhuǎn)換圖為：Q3Q3Q2Q1111000001010110100011101所以波形圖為：CPQ0Q1Q2電路是一個同步五進制可以自啟動的加法計數(shù)器（2）YX0Q0X1Q1X2Q2，當(dāng)X0X2X3=110時，YQ0Q1Q2，Q2Q1Q0RDY03.JK350%（）3PCOCO≥1FF101JC11KQ10FF11Q11FF201JC11KQ20FF21Q2111JC11K11JC11K三進制計數(shù)器1三進制計數(shù)器2（2）工作波形圖：CPQ10Q11Q20Q21CO4．分析圖P5.4所示電路，要求：（1）寫出JK觸發(fā)器的狀態(tài)方程；（2）用X、Y、Qn作變量，寫出P和Qn+1的函數(shù)表達式；（3）列出真值表，說明電路完成何種邏輯功能?！?1JC11K≥11JC11K&=1=1PQY QCPP5.4（）Qn1JQnKQnYQn(XYQnYQnYQn（2）PXYQnXYQnQn1PXYQnQn1P0000010001001011011001001110100111011111（3）串行加法器5.分析圖P5.5所示同步時序邏輯電路，寫出它的激勵方程組、狀態(tài)方程組，并畫出狀態(tài)轉(zhuǎn)換圖。&D&DFF00Q0≥1Q0&D1FF1Q11DC11DC1CP圖P5.5解：AA狀態(tài)方程組為：Qn1D(QQ)A

Qn1DQA0 0 0 1狀態(tài)轉(zhuǎn)換圖為：Q1QQ1Q0A/

1 1 0001/ 0/

0/ 01 1/0/ 1/10 1/ 116.P5.6CPAQ0、Q1、Q20。FF0FF01JC11KRQ0&1FF11JC11KQ1&1FF21JC11KQ2ACP(a)ACPQ0Q1Q2解：Qn1QnQn1QnQnQn

(b)P5.6Qn1QnQnQn

RQn0 0 1 01 2,

2 012

,D 2Qn2Qn1Qn12Qn11000Qn001Qn0010001100FF0在A信號的上升沿翻轉(zhuǎn)。FF1和FF2在CP信號的下降沿翻轉(zhuǎn)。ACPQ0Q1Q2Q3Q2Q1000001010100011Q3Q2Q1000001010100011（2）狀態(tài)真值表Q2n Q0nQ2n1 Q1n1 Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000001100000001010101×0×1×0010011110×0×1×0011100111×1×0×0（3）求狀態(tài)方程Q2n1

Qn1

Qn1Q1nQ0nQn0001 11 10201×××Q1nQ0nQn0001 11 10201×××010101Q2n

000 01 11 10

1Q2n

010010010×××001000100×××1 1Qn1QnQnQn1QnQnQnQnQn1QnQn2 10（4）驅(qū)動方程

1 1 0 1 0

0 2 0（5）邏輯圖

D2Q0n，Q0n，D0Q2nQ0n Q21DQ21DC1Q0Q0Q1FF0FF1FF2&1DC1=11DC1&CP8．用74LS194和最少量的邏輯門設(shè)計具有自啟動功能的01011序列信號發(fā)生器，寫出設(shè)計過程。nM個狀態(tài)。Mn+1M0101135個狀態(tài)：010、101、011、110、101。發(fā)現(xiàn)有兩個重復(fù)狀態(tài)，因此，應(yīng)增加移位寄存器位數(shù)，重新定義5個狀態(tài)為：1010、0101、1011、0110、1101。狀態(tài)轉(zhuǎn)換圖如圖4.5-8所示Q0QQ0Q1Q2Q31010

1 0 10101 1011 0110 11010圖P5.8-1狀態(tài)轉(zhuǎn)換圖②根據(jù)M個不同狀態(tài)列出移位寄存器的狀態(tài)表如表P5.8-1所示。表中只列出5個有效狀態(tài)，其余的狀態(tài)可視為無關(guān)項。表5.8-1狀態(tài)真值表nQ0nQ1nQ2nQ3F1010101011101100110111010③反饋函數(shù)卡諾圖如圖P5.8-2所示，由此得到反饋函數(shù)邏輯表達式。2QnQn012QnQn01300 01 11 1000 × ×011110 ×10×××0×1×1×××&F&F0×CP 1RD1S1RDDIR 74LS194CPD0D1D2D3DILQ0Q1Q2Q3S0××××圖P5.8-2卡諾圖 圖P5.8-3邏輯圖FQ0Q3④邏輯圖如圖P5.8-3所示。000000011000Q000000011000Q0Q1Q2Q31100001101111111010010010010111010100101101101101101圖P5.8-4狀態(tài)轉(zhuǎn)換圖9．如圖P5.9所示為由計數(shù)器和數(shù)據(jù)選擇器構(gòu)成的序列信號發(fā)生器，74161為4位二進制計數(shù)器，74LS151為8選1數(shù)據(jù)選擇器。請問：（1）74161接成了幾進制的計數(shù)器？（2）畫出輸出CP、Q0、Q1、Q2、L的波形（CP波形不少于10個周期）。LEPETEPET74161174161CP0 0 0 0

&LDQ0Q1Q&LDQ0Q1Q2Q3COY74LS151A0A1A2ECPD0D1D2DCPD0D1D2D3RDDDDD01234567DDDD1解：（1）741616

圖P5.9CPQ0Q1Q2L10．步進電機控制系統(tǒng)如圖P5.10(a)CPABCP5.10(b)A步進電機 B控制電路 CA步進電機 B控制電路 C驅(qū)動電路

AB BCA C (b)圖P5.10Q2Q1Q0100110010101001011解：將A、B、CQ2Q1Q0100110010101001011根據(jù)狀態(tài)轉(zhuǎn)換圖列出狀態(tài)真值表（2）狀態(tài)真值表Q2n Q0nQ2n1 Q1n1 Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000×××100110001101101100010011110010011001111×××（3）求狀態(tài)方程Qn1

Qn1

Qn1Q1nQ0n21QnQnQ1nQ0n21QnQn10Qn00011110Qn 00011110Q2n000111100×10000×111111×01100×0×00×00110×1 Q2n1Q2nQ1nQ1nQ0n

Q1n1Q2nQ0nQ1nQ0n（4）邏輯圖

Q0n1Q2nQ1nQ0nQ1Q1Q0Q2&≥1FF0Q2Q&≥10&Q1FFQ2Q1&≥1&Q0CPFF1DC11DC11DC1AQ0Q2BQ21Q2CQ22（4）仿真結(jié)果X101Y101X：0101100101110101010…Y：0000100000100010001…（）S0狀態(tài)：初始狀態(tài)；S1狀態(tài)：已接收到一個1；S2狀態(tài)：已接收到10；S3狀態(tài)：已接收到101。（2）狀態(tài)轉(zhuǎn)換圖0/Si/Si/YX/0/0/S0/01/S1/00/1/S3/11/S2/01/（3）狀態(tài)表QQn+1Qn+1QnQn1 01 0Y0001X=00010X=101010010 00 000 01 1（4）狀態(tài)方程和輸出方程：1 10 100Qn1XQnQnXQn1 10 100

Qn1X

10YQnQn10FF0FF0XQ011&FF1&&≥11CPRST1DC1RQ11DC1R12．用D觸發(fā)器設(shè)計米里型序列檢測器。該序列檢測器狀態(tài)轉(zhuǎn)換圖如圖P5.12所示，S0、S1、S2的編碼分別采用00、01、11。SX/ZS

0/0

0/0S0S0 1/0 S11/11/0S2圖P5.12（）X Q0nQ1n1 Q0n1Z0000000010100111101000101011101110010101×0×0×1100×0×1×（2）狀態(tài)方程：1QnQnX100Qn1QnQnX100ZQ1nQ0nX0ZQ1nQ0nX000001×010×011 1Qn1XQ1Q0XQ1，

X00 01 11 10×011×1100×011×110010Qn1XQ0XQ1，

0 01 11 1000000×001×1ZXQ1（3）輸出方程：ZXQ1（4）驅(qū)動方程：（5）電路圖

D1XQ1Q0XQ1

D0XQ0XQ1X1X1&≥1FF01DC1&Q0&≥1FF11DC1Q1CP邏輯功能：該電路統(tǒng)計輸入1的個數(shù)，當(dāng)X輸入3個1（不需要連續(xù)輸入）時，輸出Z為1。13．用D觸發(fā)器設(shè)計米里型狀態(tài)機，檢測串行數(shù)據(jù)。當(dāng)檢測到01或者10時，輸出為1。x=00101110101000y=00111001111100）A:接收到兩個0；B:接收到兩個1；C:接收到01；D:接收到10；（2）狀態(tài)轉(zhuǎn)換圖A1/1CA1/1C1/00/10/0B 0/1 DSiX/Y1/11/0（3）狀態(tài)編碼如果用D觸發(fā)器實現(xiàn)，編碼為：A:00，B:01，C:10，D:11。狀態(tài)表QnQn1 0Qn1Qn11 0YX=0X=1X=0X=100001001011101101011011011001001（4）狀態(tài)方程Qn1

Qn11QnQn

0Q1nQ0n

YQ1nQ0n010101011010010010110100 1

X00 01 11 10 X101010100 0101010100 1 01 10 1 0

00 01 11 10 1 1 0Qn1QnQn1 1 0（5）邏輯圖

Qn1QnQn

YQnQnXQ0FF0Q0FF0Q11DC1R=1=11DC1R1 0Q0Q1XCPRST

YFF114.摩爾型狀態(tài)機的狀態(tài)表如表1所示。QnQn10Qn1Qn1/YZ1 0X=0X=10001/0010/000101/1111/111001/1011/001100/0111/01（1）畫出狀態(tài)轉(zhuǎn)換圖；（2）假設(shè)在時鐘上升沿時刻狀態(tài)轉(zhuǎn)移，在圖中畫出輸出信號的時序圖。1 2 3 4 5 6 7CLKXSTATEYZ解:（1）狀態(tài)轉(zhuǎn)換圖0/ 1/0/ S0/01S0/ S0/01S1/11 0/ S2/X01/S3/011/0/Si/YZ（2）時序圖020213301CLKXSTATEYZ158421BCD3BCDXY解：8421BCD00113BCD8421BCD48421BCD（1）畫出狀態(tài)轉(zhuǎn)換圖S08421BCDX=01以后Y=1，進S=1=（。當(dāng)8421BCD碼第二位到達時，如果在狀態(tài)S1且X=0，則加上1后Y=1，進入狀態(tài)S3（S1且=1后=（S2X=01Y=0S4；S2X=11Y=1S4。8421BCDX=0無進位S=0Y1SX=Y=S（有進位。8421BCDS5S6S0S641。根據(jù)上述分析，狀態(tài)轉(zhuǎn)換圖如圖所示。S00/1S00/11/0S1S21/00/10/01/1S3S40/01/10/11/0S5S61/1（2）狀態(tài)表當(dāng)前狀態(tài)下一狀態(tài)YX=0X=1X=0X=1S0S1S210S1S3S410S2S4S401S3S5S501S4S5S610S5S0S001S6S0—1—（3）狀態(tài)編碼為了減少邏輯門的數(shù)量，狀態(tài)編碼采用以下原則：（1）在給定輸入的情況下，有相同次態(tài)的狀態(tài)應(yīng)給予只有一位不同的相鄰賦值；（2）同一狀態(tài)的次態(tài)應(yīng)給予相鄰賦值；（3）在給定輸入的情況下，輸出相同的狀態(tài)給予相鄰賦值。因此，狀態(tài)編碼如圖所示。Q2n

Q1nQ0nS0S1S0S1S4S6S2S3S501（4）根據(jù)狀態(tài)編碼，列出狀態(tài)轉(zhuǎn)換真值表。QnQnQn2 1 0Qn1Qn1Qn12 1 0YX=0X=1X=0X=1000001101100011110111010101101101111110110010111100101011000000001010000×××1×100××××××××Q2n1QnQn

Qn1QnQn1 XQ2n 00

01 11 10

1 1 00110×110110×110×110011×

11 1000 0 1 1 0 0001 × 0 1 0 0111 × 0 1 0 1110 1 0 0 × 10Qn1XQnQnQnQnQnXQnQn

Q1n1Q0nQ1Q1nQ1nQ0nQ1n

Q0n

Y Q0nXQ2n00011110XQ2n00011110000011110101×0001111×1111010000×1100×100×100111100×100×100110×

YXQnXQn2 2（5）邏輯圖1Q1Q2n

Q0nQ1nQ2nQnQ0Q1nQ0n

Q1n&&Q&&&&CP

FF0n1DC11Dn1DC11DC1Q2n1DQ2n1DC1&

Q0nQ0nQ1nQ1n&X&&& Y&&Q2n X16.米里