數(shù)字電子技術(shù)基礎(chǔ)習(xí)題 歡迎加入湘潭大學(xué)期末考試復(fù)習(xí)資料庫研發(fā)工作室QQ群：928812498

數(shù)字電子技術(shù)基礎(chǔ)習(xí)題講解歡迎加入湘潭大學(xué)期末考試復(fù)習(xí)資料庫研發(fā)工作室QQ群：928812498

班級集體復(fù)印復(fù)習(xí)資料超級便宜??！拒絕高價壟斷！?。≌埜靼鄬W(xué)委/班長先聯(lián)系群主哦！1-181-252-22-61、三態(tài)輸出門又稱三態(tài)電路。它與一般門電路不同，它的輸出端除了出現(xiàn)高電平、低電平外，還可以出現(xiàn)第三個狀態(tài)，即高阻態(tài)，亦稱禁止態(tài)，但并不是3個邏輯值電路。在一些復(fù)雜的數(shù)字系統(tǒng)（如微型計算機）中，為了減少各個單元電路之間連線的數(shù)目，希望在同一條導(dǎo)線上分時傳遞若干個門電路的輸出信號，這是就要利用三態(tài)門了。

三態(tài)與非門的最重要的用途就是可向一條導(dǎo)線上輪流傳送幾組不同的數(shù)據(jù)和控制信號，這種方式在計算機中被廣泛采用。但需要指出，為了保證接在同一條總線上的許多三態(tài)門能正常工作，一個必要條件是，任何時間里最多只有一個門處于工作狀態(tài)，否則就有可能發(fā)生幾個門同時處于工作狀態(tài)，而使輸出狀態(tài)不正常的現(xiàn)象。2-62、實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)（狀態(tài)電平）用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路--OC門來實現(xiàn)“線與邏輯”。

OC門主要用于3個方面：1、實現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器。由于OC門電路的輸出管的集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當足夠大；從確保足夠的驅(qū)動電流考慮應(yīng)當足夠小。2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘嶋H應(yīng)用中需要多個門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門或三態(tài)門（ST門）來實現(xiàn)。用OC門實現(xiàn)線與，應(yīng)同時在輸出端口應(yīng)加一個上拉電阻。3、三態(tài)門（ST門）主要用在應(yīng)用于多個門輸出共享數(shù)據(jù)總線，為避免多個門輸出同時占用數(shù)據(jù)總線，這些門的使能信號（EN）中只允許有一個為有效電平（如高電平），由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉（負載）電阻，所以開關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。2-7（P34）2-9（P35）L=低邏輯電平H=高邏輯電平X=高或低的邏輯電平Z=高阻抗邏輯功能：三態(tài)八緩沖器/線驅(qū)動器/線接收器3-63-63-83-9第四章組合邏輯電路的分析方法和設(shè)計方法分析：(根據(jù)邏輯電路圖，寫出邏輯函數(shù)，分析邏輯功能)

4-12，4-14設(shè)計：（設(shè)計符合要求的邏輯電路）4-5，4-21常用中規(guī)模集成組合電路器件的應(yīng)用。譯碼器：3-8譯碼器數(shù)據(jù)選擇器：4-24-24-24-24-5最小項的之和的標準形式兩塊8選1數(shù)據(jù)選擇器2024/12/27242.用n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。3.設(shè)計時可以采用函數(shù)式比較法?？刂贫俗鳛檩斎攵?，數(shù)據(jù)輸入端可以綜合為一個輸入端(實現(xiàn)n+1個變量的函數(shù)）。*用數(shù)據(jù)選擇器設(shè)計邏輯電路小結(jié)1.若要產(chǎn)生單輸出邏輯函數(shù)時,可先考慮數(shù)據(jù)選擇器。4—12ABCF00000011010101101001101011001111功能：奇偶校驗器奇偶校驗器用于檢測輸入高電平（邏輯1）的個數(shù)，分為奇校驗和偶校驗。奇校驗電路，當輸入有奇數(shù)個1時，輸出為1；偶校驗電路當輸入有偶數(shù)個1時，輸出為1。在這里是一個奇校檢器。4-174-21ABCDF000000001100101001100100101010011000111110001100101010010111110001101111101111104-21ABCDY00000D000011001010011001001D101010011000111110001D210010101001011111000D3110111110111110Y函數(shù)中最小項的最高位為A,YI函數(shù)中最小項的最高位為B，兩者要對應(yīng)。QCPSRQ6-1在主從RS觸發(fā)器的電路中,若CP、S和R的電壓波形如圖所示，試畫出Q和Q端的電壓波形。設(shè)Q的初始狀態(tài)為0。例1：畫出主從JK觸發(fā)器輸出端波形圖。JKQn+1

00Qn11Qn01

010

1CPJKQQQKJCSDRD注意：這里J、K在CP=1期間沒有變化。第七章時序電路的分析方法和設(shè)計方法分析：

7-2，7-16設(shè)計：（設(shè)計符合要求的邏輯電路）7-5，7-735分析過程示意圖如下

給定電路寫時鐘方程輸出方程驅(qū)動方程狀態(tài)方程特性方程計算CP觸發(fā)沿狀態(tài)表時序圖狀態(tài)圖概括邏輯功能381.由給定的邏輯功能求出原始狀態(tài)圖或狀態(tài)轉(zhuǎn)換表；（1）確定輸入變量、輸出變量及該電路應(yīng)該包含的狀態(tài)；（2）畫出原始狀態(tài)圖；2.狀態(tài)化簡；將等價的狀態(tài)進行合并。在相同的輸入下，有相同的輸出且向同一個狀態(tài)轉(zhuǎn)換時序電路的手工設(shè)計方法

時序電路的手工設(shè)計步驟393.狀態(tài)編碼，畫出編碼形式的狀態(tài)圖及狀態(tài)表；S0S1S2S30/01/00/01/01/11/10/00/0S0S1S20/01/00/01/01/10/0簡化S2與S3等價X=0時，Z=0,次態(tài)為S0SiX/ZX=1時，Z=1,次態(tài)