《電磁兼容原理與技術(shù)》課件第6章

第6章印制電路板PCB的電磁兼容設(shè)計(jì)

6.1有源器件敏感度特性和發(fā)射特性6.2線路板上的電磁騷擾輻射6.3單、雙和多層板的PCB設(shè)計(jì)6.4面向21世紀(jì)的表面安裝技術(shù)習(xí)題6.1有源器件敏感度特性和發(fā)射特性6.1.1電磁敏感度特性為信號接收和信號處理所設(shè)計(jì)的芯片或器件可以分為調(diào)諧器件和基本頻帶器件。調(diào)諧器件起帶通元件作用,包含預(yù)期對中心頻率及其附近頻率的接收與放大,如通信接收機(jī)、各類放大器等。其頻率特性包括中心頻率、帶寬、選擇性和帶外亂真響應(yīng)等。基本頻帶器件起低通元件作用,包含從直流到截止頻率的接收與放大,如低頻放大器、視頻放大器等。其頻率特性包括截止頻率和截止頻率以外的抑制特性,以及帶外亂真響應(yīng)等。此外,這兩種器件還具有兩種重要特性,即輸入阻抗和輸入端的對稱或不對稱特性。這兩種器件最重要的敏感度參數(shù)是帶內(nèi)敏感度,這決定了它們的敏感度特性。靈敏度和帶寬是評價(jià)敏感器件最重要的參數(shù),靈敏度越高,帶寬越大,抗擾度越差。模擬器件的帶內(nèi)敏感度特性取決于靈敏度和帶寬。模擬器件的靈敏度以器件固有噪聲為基礎(chǔ),即等于器件固有噪聲的信號強(qiáng)度或最小可識別的信號強(qiáng)度。邏輯器件的帶內(nèi)敏感度特性取決于噪聲容限或噪聲抗擾度,噪聲容限即疊加在輸入信號上的噪聲最大允許值,噪聲抗擾度可表示為(6-1)

噪聲容限可分為直流噪聲容限、交流噪聲容限和噪聲能量容限。直流噪聲容限把邏輯器件的抗擾度和邏輯器件典型輸出翻轉(zhuǎn)電壓聯(lián)系起來。交流噪聲容限進(jìn)一步考慮了邏輯器件的延遲時(shí)間,如果騷擾脈沖的寬度很窄,邏輯器件還沒有來得及翻轉(zhuǎn),騷擾脈沖就消失了,就不會引起干擾。噪聲能量容限則同時(shí)包含了典型輸出翻轉(zhuǎn)電壓、延遲時(shí)間和輸出阻抗,定義為

(6-2)其中,NE為噪聲能量容限;UTH

為邏輯器件的典型輸出翻轉(zhuǎn)電壓;Tpd

為延遲時(shí)間;Zo為輸出阻抗。如果噪聲能量大于噪聲能量容限,則邏輯器件將誤翻轉(zhuǎn)。表6-1列出了各種邏輯器件族單個(gè)門的典型特性,包括直流噪聲容限和噪聲抗擾度,推薦使用CMOS、HTL器件。模擬和邏輯器件的帶外敏感度特性用靈敏度和抑制特性斜率表示,因?yàn)橛性雌骷拿舾卸忍匦灾饕嬖谟趲?所以帶外特性十分重要。低電平、高密度組裝、高速、高頻器件很容易受到騷擾,特別是脈沖騷擾。表6-1各種邏輯器件族單個(gè)門的典型特性6.1.2電磁騷擾發(fā)射特性

電子噪聲主要來自設(shè)備內(nèi)部的元器件,包括熱噪聲、散彈噪聲、分配噪聲、1／f

噪聲和天線噪聲等。邏輯器件的電磁騷擾發(fā)射包括傳導(dǎo)騷擾和輻射騷擾,前者可通過電源線、信號線、接地線等金屬導(dǎo)線傳輸;后者可由器件輻射或通過充當(dāng)天線的互連線進(jìn)行輻射。凡是有騷擾電流經(jīng)過的地方都會產(chǎn)生電磁騷擾發(fā)射。因?yàn)閭鲗?dǎo)騷擾隨頻率成正比增加,輻射騷擾隨頻率的平方增加,所以,頻率越高就越容易產(chǎn)生輻射。邏輯器件是一種騷擾發(fā)射較強(qiáng)、最常見的寬帶騷擾源,器件翻轉(zhuǎn)時(shí)間越短,對應(yīng)邏輯脈沖所占頻譜越寬,如圖6-1所示,可用頻譜寬度BW與上升時(shí)間tr的關(guān)系表示為

(6-3)

圖6-1典型邏輯器件的電壓頻譜實(shí)際輻射頻率范圍可能達(dá)到BW的10倍以上。例如當(dāng)tr＝2ns時(shí),頻譜寬度BW＝159MHz,實(shí)際輻射頻率范圍可達(dá)1.6GHz以上。6.1.3ΔI噪聲電流和瞬態(tài)負(fù)載電流

ΔI噪聲電流和瞬態(tài)負(fù)載電流是產(chǎn)生傳導(dǎo)騷擾和輻射騷擾的初始源,下面討論這兩種電流的危害。

1.ΔI噪聲電流的產(chǎn)生與危害在數(shù)字電路的信號完整性(signalintegrity)問題中,一個(gè)很重要的組成部分是ΔI噪聲電流問題,也稱為地線跳躍(groundbounce)問題。

ΔI噪聲電流的產(chǎn)生和進(jìn)行騷擾的基本機(jī)理是:當(dāng)數(shù)字集成電路在加電工作時(shí),它內(nèi)部的門電路將會發(fā)生“0”和“1”的變換,實(shí)際上是輸出高、低電位之間的變換。在變換的過程中,該門電路中的晶體管(對于TTL電路是三極管,對于CMOS電路是場效應(yīng)管)將發(fā)生導(dǎo)通和截止?fàn)顟B(tài)的轉(zhuǎn)換,會有電流從所接電源流入門電路,或從門電路流入地線,從而使電源線或地線上的電流產(chǎn)生不平衡,發(fā)生變化。這個(gè)變化的電流就是ΔI噪聲的源,亦稱為ΔI噪聲電流。由于電源線和地線存在一定的阻抗,其電流的變化將通過阻抗引起尖峰電壓,并引發(fā)其電源電壓的波動,這個(gè)電源電壓的變化就是ΔI噪聲電壓,會引起誤操作并產(chǎn)生傳導(dǎo)騷擾和輻射騷擾。由于在集成電路內(nèi),多個(gè)門電路共用一條電源線和地線,因此其他門電路將受到電源電壓變化的影響,嚴(yán)重時(shí)會使這些門電路工作異常,產(chǎn)生運(yùn)行錯(cuò)誤。這種ΔI噪聲電流也可稱為芯片級ΔI噪聲電流。同時(shí),在一塊數(shù)字印制電路板上,常常是多個(gè)芯片共用同一條電源線和地線,而多層數(shù)字印制電路板則采用整個(gè)金屬薄面作為電源線或地線,這樣一個(gè)芯片工作引發(fā)的ΔI噪聲電流將通過電源線和地線騷擾其他芯片的正常工作,這就是電路板級ΔI噪聲電流。圖6-2為由4個(gè)門組成的數(shù)字電路。在門1翻轉(zhuǎn)之前,它輸出高電位,而且門1和門3之間的驅(qū)動線對地電容CS充電,其值等于電源電壓。圖6-2當(dāng)門1由高電位向低電位翻轉(zhuǎn)時(shí)產(chǎn)生的ΔI噪聲當(dāng)門1由高電位向低電位翻轉(zhuǎn)時(shí),將有電流ΔI1=Ip,由門電路注入地線,CS的放電電流ΔI2=IL也將注入地線。設(shè)前者為在2ns內(nèi)引起的電流變化為4mA,由于地線電感L的作用,在門1和門2的接地端產(chǎn)生尖峰電壓,引起電源電壓的波動,即ΔI噪聲電壓U。設(shè)地線電感L為500nH,則有電源電壓的波動為

(6-4)如果門2輸出低電平,則該尖峰脈沖耦合到門4的輸入端,將造成門4狀態(tài)的變化。所以,ΔI噪聲電壓不僅引起了傳導(dǎo)和輻射發(fā)射,還會造成電路的誤操作。若想減少ΔI噪聲電壓的幅度,則需要減小地線電感L。

ΔI噪聲電壓對數(shù)字電路的危害,可概括為以下幾點(diǎn)：①影響同一集成芯片內(nèi)其他門電路的正常工作。如果ΔI噪聲電壓足夠大,將使門電路的工作電源電壓發(fā)生較大的偏移,從而使芯片工作異常,發(fā)生錯(cuò)誤。②影響其他集成芯片的運(yùn)行,一個(gè)芯片產(chǎn)生的ΔI噪聲將沿著電源分配系統(tǒng)傳導(dǎo),從而使其他芯片工作異常,發(fā)生錯(cuò)誤。③使門電路的輸出發(fā)生波形扭曲變形,從而增加相連門電路的工作延遲時(shí)間,嚴(yán)重時(shí)可使整個(gè)電路的機(jī)器工作周期發(fā)生紊亂,導(dǎo)致工作錯(cuò)誤。隨著集成電路運(yùn)行速度的日益提高,集成電路芯片和數(shù)字印刷電路板的集成度日益增大,ΔI噪聲的騷擾日趨明顯,過去忽略ΔI噪聲電壓的電路設(shè)計(jì)方法已不能適應(yīng)現(xiàn)代數(shù)字電路的發(fā)展。所以必須研究ΔI噪聲電壓的特性,以便得到更有效地抑制ΔI噪聲電壓的電路設(shè)計(jì)方法。

2.瞬態(tài)負(fù)載電流與ΔI噪聲電流的復(fù)合瞬態(tài)負(fù)載電流IL可由式(6-5)計(jì)算:

(6-5)

其中,CS為驅(qū)動線對地電容與驅(qū)動門電路輸入電容之和;du、dt分別為典型輸出翻轉(zhuǎn)電壓和翻轉(zhuǎn)時(shí)間。使用單面板時(shí),驅(qū)動線對地電容為0.1～0.3pF／cm;使用多層板時(shí)，驅(qū)動線對地電容為0.3～1pF／cm。當(dāng)?shù)湫洼敵龇D(zhuǎn)電壓為3.5V,翻轉(zhuǎn)時(shí)間為3ns時(shí),設(shè)單面板上驅(qū)動線長度為5cm,門電路共有5個(gè)端口,每個(gè)端口輸入電容為5×10－12F/門,則瞬態(tài)負(fù)載電流為IL=(5cm×0.3pF/cm+5×5pF/門)×3.5V/3ns=30mA當(dāng)驅(qū)動線較長,使它的傳輸延遲超過脈沖上升時(shí)間時(shí),瞬態(tài)負(fù)載電流可表示為

(6-6)其中,ΔU為翻轉(zhuǎn)電壓;Z0為驅(qū)動線特性阻抗。設(shè)Z0＝90Ω,ΔU＝3.5V,則有IL＝3.5／90=38mA。瞬態(tài)負(fù)載電流IL與ΔI噪聲電流將發(fā)生復(fù)合。當(dāng)邏輯器件發(fā)生導(dǎo)通和載止?fàn)顟B(tài)的轉(zhuǎn)換時(shí),ΔI噪聲電流總是從所接電源注入器件或由器件注入地線。而瞬態(tài)負(fù)載電流IL則不然,當(dāng)脈沖從低到高翻轉(zhuǎn)時(shí),IL為正且與ΔI噪聲電流疊加;當(dāng)脈沖從高到低翻轉(zhuǎn)時(shí),IL為負(fù)且與ΔI噪聲電流抵消,如圖6-3所示。圖6-4為邏輯器件工作時(shí)的傳導(dǎo)騷擾電流和輻射騷擾場。當(dāng)存在很高的開關(guān)速度和引線電感及驅(qū)動線對地電容時(shí),將產(chǎn)生很高的瞬態(tài)電壓和電流,可以看到,它們是傳導(dǎo)騷擾和輻射騷擾的初始源。圖6-3瞬態(tài)負(fù)載電流與ΔI噪聲電流的復(fù)合圖6-4邏輯器件工作時(shí)的傳導(dǎo)騷擾電流和輻射騷擾場克服瞬態(tài)電壓和電流的辦法是:減小L、CS、ΔI和ΔU,增加dt

即tr。因此,應(yīng)優(yōu)選多層板,使引線電感上盡可能減小。此外,還應(yīng)減小驅(qū)動線對地分布電容和驅(qū)動門輸入電容,正確選擇信號參數(shù)和脈沖參數(shù)等。安裝去耦電容,也是抑制ΔI噪聲電流的一種方法。

3.去耦電容對ΔI噪聲電流的抑制作用在電子電路設(shè)計(jì)中，采用去耦技術(shù)能夠阻止能量從一個(gè)電路傳輸?shù)搅硪粋€(gè)電路。在電路中,當(dāng)CMOS邏輯器件的眾多信號管腳同時(shí)發(fā)生“0”、“1”變換時(shí),不論是否接有容性負(fù)載,都會產(chǎn)生很大的ΔI噪聲電流,使得器件外部的工作電源電壓發(fā)生突變。這時(shí)可采用去耦技術(shù)來保證直流工作電壓的穩(wěn)定性,確保各邏輯器件正常工作。一般是選擇安裝去耦電容來提供一個(gè)電流源,以補(bǔ)償邏輯器件工作時(shí)所產(chǎn)生的ΔI噪聲電流,防止器件從電源和接地分布系統(tǒng)中吸取該電流,從而造成電源電壓的波動。從另外一個(gè)角度來說,由于電路中電源線和地線結(jié)構(gòu)表現(xiàn)為一個(gè)感性阻抗,從而使ΔI噪聲電流表現(xiàn)為一個(gè)ΔI噪聲電壓來破壞邏輯器件的工作,而去耦電容可以補(bǔ)償并減小這個(gè)感性阻抗,以減小影響器件正常工作的ΔI噪聲電壓。去耦電容可以分為兩種:本地去耦電容和整體去耦電容(旁路電容)。本地去耦電容可以就近為器件產(chǎn)生的ΔI噪聲電流提供一個(gè)電流補(bǔ)償源。整體去耦電容則為整個(gè)電路板提供一個(gè)電流源,來補(bǔ)償電路板工作時(shí)所產(chǎn)生的ΔI噪聲電流。①本地去耦電容。所有高速邏輯器件都要求安裝本地去耦電容來滿足器件開關(guān)時(shí)所需的突變電流,CMOS器件極快的波形邊緣變化更是要求如此。安裝本地去耦電容減少了電源供給結(jié)構(gòu)的感性阻抗,阻止了器件工作電源電壓的瞬間電壓突變,可以保證邏輯器件的正常工作。對每一個(gè)CMOS邏輯器件來說,一般需要安裝0.001μF的電容,其位置應(yīng)盡可能靠近并聯(lián)在器件的電源和接地管腳。現(xiàn)在人們常常采用一個(gè)值比較大的電容和一個(gè)值比較小(一般數(shù)量級相差100倍)的電容來作為一個(gè)去耦電容安裝在器件旁,比如0.1μF和0.001μF的電容并聯(lián),以便同時(shí)起到旁路和去耦的作用。在使用本地去耦電容時(shí),一定要保證ΔI噪聲電壓引發(fā)的芯片直流電源電壓的波動在正常工作電壓的漂移限值內(nèi)。本地去耦電容C的計(jì)算方法如下:由(6-7)可得(6-8)

其中,ΔI為ΔI噪聲電流與瞬態(tài)負(fù)載電流的復(fù)合;dU為允許最大Ucc電壓降(V);dt為上升／下降時(shí)間(ns)。例:ΔI＝50mA,要求dU≤0.1V,dt＝2ns,求得

注意:應(yīng)選用溫度系數(shù)小、引線電感小的電容器。②整體去耦電容(旁路電容)。整體去耦電容用來補(bǔ)償印制電路板與母板之間或印制電路板與外接電源之間電源線及地線結(jié)構(gòu)上發(fā)生的電流突變。它一般工作于低頻狀態(tài),為本地去耦電容補(bǔ)充所需電荷,以保證工作電源電壓的穩(wěn)定。整體去耦電容一般為印制電路板上所有負(fù)載電容總和的50～100倍。其位置應(yīng)緊靠整個(gè)印制電路板外接電源線和地線。整體去耦電容又稱為旁路電容。6.2線路板上的電磁騷擾輻射

線路板上的輻射主要產(chǎn)生于兩個(gè)源:一個(gè)是PCB走線,另一個(gè)是I／O電纜。電纜輻射往往是更主要的輻射源。因?yàn)殡娎|是效率很高的輻射天線,有些電纜盡管傳輸?shù)男盘栴l率很低,但由于PCB上的高頻信號會耦合到電纜上,也會產(chǎn)生較強(qiáng)的高頻輻射。線路板上的輻射以共模和差模的方式輻射。騷擾電流在導(dǎo)線上傳輸時(shí)有兩種方式:差模方式和共模方式。一對導(dǎo)線上如果流過的電流大小相等、方向相反則稱為差模電流,一般有用信號都是差模電流。一對導(dǎo)線上如果流過的電流方向相同則稱為共模電流。騷擾電流在導(dǎo)線上傳輸時(shí)既能以差模方式出現(xiàn),又能以共模方式出現(xiàn)。差模電流產(chǎn)生差模輻射,共模電流產(chǎn)生共模輻射(如圖6-5所示)。圖6-5差模輻射與共模輻射

1.差模輻射

1)差模輻射場當(dāng)差模電流流過電路中的導(dǎo)線環(huán)路時(shí),將引起差模輻射,如圖6-5所示。這種環(huán)路相當(dāng)于小環(huán)天線,能向空間輻射電場、磁場,或接收電場、磁場。用電流環(huán)模型計(jì)算得到差模電流的輻射電場強(qiáng)度為

(6-9)其中,E為電場場強(qiáng),單位為V／m;f為差模電流的頻率,單位為Hz;A為差模電流的環(huán)路面積,單位為m2;I為差模電流的強(qiáng)度,單位為A;r為觀察點(diǎn)到差模電流環(huán)路的距離,單位為m。在電磁兼容分析中,常僅考慮最壞情況,因此,設(shè)sinθ＝1,由于在實(shí)際的測試環(huán)境中,地面總是有反射的,考慮這個(gè)因素,實(shí)際的值最大可增加一倍,即

(6-10)

對于軍用標(biāo)準(zhǔn),取r＝1m;對于民用標(biāo)準(zhǔn),r可以取3m、10m或30m。

2)脈沖信號差模輻射的頻譜脈沖信號差模輻射的頻譜是脈沖信號的頻譜與差模輻射的頻率特性的乘積。脈沖信號的頻譜如圖6-6所示,脈沖信號具有很寬的頻譜,在線性—對數(shù)坐標(biāo)中畫出頻譜的包絡(luò)線有兩個(gè)拐點(diǎn),一個(gè)在1/πd處,另一個(gè)在1/πtr處。d是脈沖的寬度,tr是脈沖的上升時(shí)間。在1/πd以下,包絡(luò)線保持不變;在1/πd至1/πtr之間,包絡(luò)線以20dB／dec的速率下降;在1/πtr以上,包絡(luò)線以40dB／dec的速率下降。1/πtr對應(yīng)的頻率稱為脈沖信號的帶寬。非周期脈沖信號的頻譜是連續(xù)譜,周期信號的頻譜是離散譜。由于離散譜的能量集中在有限的頻率上,因此周期信號是電磁干擾發(fā)射的主要因素。圖6-6脈沖信號的頻譜脈沖信號差模輻射的頻譜如圖6-7所示。對于脈沖信號,其頻譜包絡(luò)線分為3段(如圖6-7(b)所示),即平坦段、20dB／dec下降段、40dB／dec下降段。差模輻射頻率特性線如圖6-7(a)所示,差模輻射的強(qiáng)度隨著頻率的升高而增加,增加速率為40dB／dec。顯然,脈沖信號差模電磁輻射的頻譜包絡(luò)線也為3段,即40dB／dec增加段,20dB／dec增加段、平坦段。因此,有時(shí)盡管電路的時(shí)鐘信號不高,但卻能產(chǎn)生頻率很高的電磁輻射,就是因?yàn)椴钅］椛涞念l譜一直延伸到脈沖信號的全頻段。圖6-7脈沖信號差模輻射的頻譜

3)減小差模輻射的方法根據(jù)差模輻射的計(jì)算公式(6-10),可以直接得出減小差模輻射的方法:

(1)降低電路的工作頻率;

(2)減小信號環(huán)路的面積;

(3)減小信號電流的強(qiáng)度。高速的處理速度是所有軟件工程師所追求的,而高速的處理速度是靠高度的時(shí)鐘頻率來保證的,因此限制系統(tǒng)的工作頻率有時(shí)是不允許的。這里所說的限制頻率指的是減少不必要的高頻成分,主要指1/πtr頻率以上的頻率。信號電流的強(qiáng)度也是不能隨便減小的,但有時(shí)緩沖器能夠減小長線上的驅(qū)動電流。最現(xiàn)實(shí)而有效的方法是控制信號環(huán)路的面積。通過減小信號環(huán)路面積能夠有效地減小環(huán)路的輻射,表6-2給出了不同邏輯電路為了滿足EMI指標(biāo)要求所允許的環(huán)路面積。這是對于10m處,電磁輻射極限值在30～230MHz之間為30dBμV／m,在230～1000MHz之間為37dBμV／m的情況下的面積限制。但絕不意味著只要電路滿足了這個(gè)條件PCB就能滿足EMI指標(biāo)要求。因?yàn)榫€路板的輻射不僅有差模輻射,還有共模輻射,而共模輻射往往比差模輻射更強(qiáng)。但如果不滿足這些條件,PCB肯定會產(chǎn)生超標(biāo)電磁輻射。表6-2不同邏輯電路為了滿足EMI指標(biāo)要求所允許的環(huán)路面積表中是單個(gè)環(huán)路的輻射,如果n個(gè)環(huán)路輻射的輻射頻率相同,則總輻射正比于。

2.共模輻射共模輻射是由于接地電路中存在電壓降,某些部位具有高電位的共模電壓(如圖6-8所示),當(dāng)外接電纜與這些部位連接時(shí),就會在共模電壓激勵(lì)下產(chǎn)生共模電流,成為輻射電場的天線,如圖6-5所示。多數(shù)共模輻射是由于接地系統(tǒng)中存在電壓降所造成的。共模輻射通常決定了產(chǎn)品的輻射性能。圖6-8典型的地電位分布

1)共模輻射場共模輻射主要從電纜上輻射,可用對地電壓激勵(lì)的、長度小于1／4波長的短單極天線來模擬,對于接地平面上長度為l的短單極天線來說,在距離r處輻射場(遠(yuǎn)場)的電場強(qiáng)度為

(6-11)其中,E為電場強(qiáng)度,單位為V／m;f為共模電流頻率,單位為Hz;I為共模電流,單位為A;l為電纜長度,單位為m;r為測量天線到電纜的距離,單位為m;θ為測量天線與電纜的夾角,單位為度(°)。此公式適合于理想天線,理想天線上的電流是均勻的。實(shí)際天線頂端電流趨于0,在實(shí)踐中,可以在天線頂端加一個(gè)金屬板,構(gòu)成容性負(fù)載,從而獲得均勻電流。由于實(shí)際電纜另一端接有一臺設(shè)備,相當(dāng)于一個(gè)容性加載的天線,即天線的端點(diǎn)接有一塊金屬板,這時(shí)天線上流過均勻電流。設(shè)天線指向?yàn)樽畲髨鰪?qiáng),則得到最大場強(qiáng)計(jì)算公式為

(6-12)從式(6-12)中可以看到,共模輻射與電纜的長度l,共模電流的頻率f和共模電流強(qiáng)度I成正比。與控制差模輻射不同的是,控制共模輻射可以通過減小共模電流來實(shí)現(xiàn),因?yàn)楣材ｋ娏鞑⒉皇请娐饭ぷ魉枰?。如果假設(shè)差模電流的回路面積為10cm2,載有共模電流的電纜長度為1m,電流的頻率為50MHz,令共模輻射的電場強(qiáng)度等于差模輻射的電場強(qiáng)度,則得到

這說明,共模輻射的效率遠(yuǎn)遠(yuǎn)高于差模輻射。

2)脈沖信號共模輻射的頻譜綜合考慮脈沖信號的頻譜和共模輻射的頻率特性,可以繪出共模輻射的頻譜(如圖6-9所示)。共模輻射的頻譜分為3段:第一段隨頻率以20dB／dec的速率上升,第二段平坦,第三段隨頻率以20dB／dec的速率下降。與差模輻射的不同點(diǎn)在于,共模輻射的幅度超過1/πtr后,開始下降,而不是保持不變。因此共模輻射主要集中在1/πtr頻率以下。圖6-9脈沖信號共模輻射的頻譜

3)減小共模輻射的方法

(6-12)式表明,共模輻射與共模電流的頻率f、共模電流I及天線(電纜)長度l成正比。因此,減小共模輻射應(yīng)分別降低頻率f,減小電流I,減小長度l,而限制共模電流I是減小共模輻射的基本方法。為此,需要做到以下幾點(diǎn):

(1)盡量減小激勵(lì)天線的源電壓,即地電位;

(2)提供與電纜串聯(lián)的高共模阻抗,即加共模扼流圈;

(3)將共模電流旁路到地;

(4)電纜屏蔽層與屏蔽殼體作360°端接。這里,采用接地平面就能有效地減小接地系統(tǒng)中的地電位。為了將共模電流旁路到地,可以在靠近連接器處,把印刷電路板的接地平面分割出一塊,作為“無噪聲”的輸入／輸出地,為了避免輸入／輸出地受到污染,只允許輸入/輸出線的去耦電容和外部電纜的屏蔽層與“無噪聲”地相連,去耦環(huán)路的電感應(yīng)盡可能小。這樣,輸入／輸出線所攜帶的印刷電路板的共模電流就被去耦電容旁路到地了,外部騷擾在還未到達(dá)元器件區(qū)域時(shí)也被去耦電容旁路到地,從而保護(hù)了內(nèi)部元器件的正常工作。將兩根導(dǎo)線同方向繞制在鐵氧體磁環(huán)上就構(gòu)成了共模扼流圈,直流和低頻時(shí)差模電流可以通過,但對于高頻共模電流則呈現(xiàn)很大阻抗而被抑制。6.3單、雙和多層板的PCB設(shè)計(jì)

PCB是所有精密電路設(shè)計(jì)中往往容易忽略的一種部件。由于很少把印制電路板的電特性設(shè)計(jì)到電路里去,因此整個(gè)效應(yīng)對電路功能可能是有害的。如果印制電路板設(shè)計(jì)得當(dāng),它將具有減少騷擾和提高抗擾度的優(yōu)點(diǎn)。反之,將使印制電路板發(fā)生電磁兼容性問題。在設(shè)計(jì)印制電路板時(shí),設(shè)計(jì)的目的是控制下述指標(biāo):

(1)來自PCB電路的輻射;

(2)PCB電路與設(shè)備中的其他電路間的耦合;

(3)PCB電路對外部干擾的靈敏度;

(4)PCB上各種電路間的耦合?？傊?應(yīng)使板上各部分電路之間不發(fā)生干擾,都能正常工作,對外輻射發(fā)射和傳導(dǎo)發(fā)射盡可能低,外來騷擾對板上電路不發(fā)生影響。印制電路板的制造涉及許多材料和工藝過程,以及各種規(guī)范和標(biāo)準(zhǔn)。設(shè)計(jì)處理準(zhǔn)則應(yīng)符合GB4588.3—88《印制電路板設(shè)計(jì)和使用》。該標(biāo)準(zhǔn)規(guī)定了PCB設(shè)計(jì)和使用的基本原則、要求和數(shù)據(jù)等。它對PCB設(shè)計(jì)和使用起指導(dǎo)作用。本章“印制電路板的布局設(shè)計(jì)”對電磁兼容性設(shè)計(jì)有一定的作用,是設(shè)計(jì)師應(yīng)當(dāng)遵守的設(shè)計(jì)準(zhǔn)則。6.3.1單面印制電路板(PCB)的設(shè)計(jì)單面板制造簡單,裝配方便,適用于一般電路要求,不適用于要求高的組裝密度或復(fù)雜電路的場合。如果PCB的布局設(shè)計(jì)合理,則可以實(shí)現(xiàn)電磁兼容性。當(dāng)進(jìn)行單面或雙面板(這意味著沒有電源面和地線面)的布線時(shí),最快的方法是先人工布好地線,然后將關(guān)鍵信號,如高速時(shí)鐘信號或敏感電路,靠近它們的地回路布置,最后對其他電路進(jìn)行布線。為了使布線從一開始就有一個(gè)明確的目標(biāo),在電路圖上應(yīng)給出盡量多的信息,包括:

(1)不同功能模塊在線路板上的位置要求;

(2)敏感器件和I／O接口的位置要求;

(3)線路圖上應(yīng)標(biāo)明不同的地線,以及對關(guān)鍵連線的要求;

(4)標(biāo)明在哪些地方不同的地線可以連接起來,哪些地方不允許;

(5)哪些信號線必須靠近地線。

1.線路板跡線的阻抗精心的跡線設(shè)計(jì)可以在很大程度上減少跡線阻抗造成的騷擾。當(dāng)頻率超過數(shù)kHz時(shí),導(dǎo)線的阻抗主要由導(dǎo)線的電感決定,細(xì)而長的回路導(dǎo)線呈現(xiàn)高電感(典型的為10nH／cm),其阻抗隨頻率的增加而增加。表6-3表示了典型PCB走線和板阻抗與頻率的關(guān)系。如果設(shè)計(jì)處理不當(dāng),將引起共阻抗耦合。減小電感的方法有兩個(gè):

(1)盡量減小導(dǎo)線的長度,如果可能,可增加導(dǎo)線的寬度;

(2)使回線盡量與信號線平行并靠近。地面上單根圓直導(dǎo)線的電感可用下式計(jì)算:

(6-13)

其中,h為導(dǎo)線離地的高度(m);S為導(dǎo)線的長度(m);d為導(dǎo)線的直徑(m)。地面上扁平導(dǎo)線的電感可用下式近似計(jì)算:

(6-14)

其中,S為導(dǎo)線的長度(m);W為導(dǎo)線的寬度(m)。表6-3印制線路的阻抗(W—跡線寬度,t—跡線厚度,l—跡線長度)地面上兩根載有相同方向電流的導(dǎo)線的電感為

(6-15(a))

若L1=L2,則

(6-15(b))

其中,L1、L2分別為導(dǎo)線1和導(dǎo)線2的自感;M為互感。兩根電流方向相反的平行導(dǎo)線,由于互感作用,能夠有效地減小電感,可表示為L=L1+L2－2M(6-16)

當(dāng)導(dǎo)線距離地線的高度為h,兩導(dǎo)線間的距離為D時(shí),互感M為

(6-17)當(dāng)細(xì)導(dǎo)線相距1cm以上時(shí),互感可以忽略。當(dāng)將細(xì)而長的跡線改成銅箔板時(shí),優(yōu)點(diǎn)是:允許無限大的板,無外部電感,它僅有電阻和內(nèi)部電感,按集膚深度范圍上的頻率增加,而不是按在細(xì)導(dǎo)線情況下的頻率增加。例如,在表6-3中,在100MHz頻率,板阻抗僅為3.72Ω,即30mA開關(guān)電流在共地中僅引起100μV壓降。因此,為了使電源和回路導(dǎo)線達(dá)到低阻抗,應(yīng)使用盡可能寬的銅跡線。當(dāng)?shù)妥杩拱鍖?shí)現(xiàn)不了時(shí),可以使用具有相當(dāng)寬度的平直電源分配總線。對EMI而言,這些解決辦法比導(dǎo)線更好,因?yàn)樗鼈冇行〉碾姼泻痛蟮碾娙?所以平直總線能提供較低的阻抗。表6-4給出了4種不同傳輸線的特性阻抗與其幾何形狀的關(guān)系。其中第3種選件是在板的同一面上,邊對邊放置。如果設(shè)置Z0<10Ω,則第3種選件應(yīng)當(dāng)要求D／W約小于1.01(Z03<8Ω),那是不可能的,除非加一個(gè)分立的旁路電容器。因?yàn)楸碇械?種選件使用大面積的銅板,一般都需要多層板(將在后面討論)。有時(shí)也可使用表中的第1種選件即雙面板,也叫陽-陰PCB。例如,表中第1種選件總線寬為8mm,間距為0.2mm,其特性阻抗僅為4Ω。那么,對一個(gè)肖特基門的最大電壓降為30mA×4Ω=120mV。表6-44種不同傳輸線的特性阻抗表6-4中第4種選件是第2種選件的變形,通常稱帶狀線。表中阻抗計(jì)算公式為

(6-18(a))

其中,W>3h,h<3t

(6-18(b))其中,W>3h

(6-18(c))

在式(6-18(c))中,Wt和D到靠近接地平板的距離,則

(6-18(d))

2.PCB布線在PCB布線時(shí),應(yīng)先確定元器件在板上的位置,然后布置地線、電源線,再安排高速信號線,最后考慮低速信號線。元器件的位置應(yīng)按電源電壓、數(shù)字及模擬電路、速度快慢、電流大小等進(jìn)行分組,以免相互干擾。根據(jù)元器件的位置可以確定PCB連接器各個(gè)引腳的位置。所有連接器應(yīng)安排在PCB的一側(cè),盡量避免從兩側(cè)引出電纜,減少共模輻射。

(1)電源線。如圖6-10所示,在考慮安全條件下,電源線應(yīng)盡可能靠近地線(如圖6-10(a)所示),以減小差模輻射的環(huán)面積,也有助于減小電路的交擾。而圖6-10(b)的環(huán)面積大,這種布線方式不好。圖6-10電源布線

(2)時(shí)鐘線、信號線和地線的位置。圖6-11(a)中信號線與地線距離較近,形成的環(huán)面積較小;圖6-11(b)中信號線與地線距離遠(yuǎn),形成環(huán)面積較大。所以采用圖6-11(a)布線形式比較合理。圖6-11時(shí)鐘線、信號線和地線的布線

(3)按邏輯速度分割。當(dāng)需要在電路板上布置快速、中速和低速邏輯電路時(shí),應(yīng)按圖6-12布置,高速的器件(快邏輯、時(shí)鐘振蕩器等)應(yīng)安放在緊靠邊緣連接器范圍內(nèi),而低速邏輯和存儲器應(yīng)安放在遠(yuǎn)離連接器范圍內(nèi)。這樣對共阻抗耦合、輻射和交擾的減小都是有利的。圖6-12功能布線圖

(4)應(yīng)避免PCB導(dǎo)線的不連續(xù)性。若要避免PCB導(dǎo)線的不連續(xù)性，可采取以下措施：①跡線寬度不要突變;②導(dǎo)線不要突然拐角。6.3.2雙面印制電路板(PCB)的設(shè)計(jì)

雙面板適用于只要求中等組裝密度的場合,安裝在這類板上的元器件易于維修或更換。在高速數(shù)字電路中,應(yīng)該把印制跡線作為傳輸線處理。常用的印制線路板傳輸線是微帶線和帶狀線,如表6-4中選件2和選件4。微帶線是一種用電介質(zhì)將導(dǎo)線與接地面隔開的傳輸線,印制跡線的厚度、寬度、跡線與接地面間介質(zhì)的厚度,以及電介質(zhì)的介電常數(shù),決定了微帶線特性阻抗的大小。微帶線準(zhǔn)確的特性阻抗Z0可用下式計(jì)算:

(6-19)

其中,Z0為微帶特性阻抗(n);W為印制跡線的寬度(mm);t為印制跡線的厚度(mm);h為跡線與接地面間電介質(zhì)的厚度(mm);εr為相對介電常數(shù)。因此,使用雙面板將有利于實(shí)現(xiàn)電磁兼容性設(shè)計(jì)。6.3.3單面板和雙面板幾種地線的分析

1.地線網(wǎng)格平行地線概念的延伸是地線網(wǎng)格,這使信號可以回流的平行地線數(shù)目大幅度地增加,從而使地線電感對任何信號而言都保持最小。這種地線結(jié)構(gòu)特別適用于數(shù)字電路,如圖6-13所示。圖6-13地線網(wǎng)格結(jié)構(gòu)在進(jìn)行線路板布線時(shí),應(yīng)首先將地線網(wǎng)格布好,然后再進(jìn)行信號線和電源線的布線。當(dāng)進(jìn)行雙面板布線時(shí),如果過孔的阻抗可以忽略,則可以在線路板的一面走橫線,另一面走豎線。高速信號線盡量靠近地線,以減小環(huán)路面積。除了直流電源的地線要通過較大的電流,需要有一定的寬度外,地線網(wǎng)格中的其他導(dǎo)線并不需要很寬,有時(shí)只要一根很窄的導(dǎo)線即可。地線網(wǎng)格的間距也不能太大,因?yàn)榈鼐€的一個(gè)主要作用是提供信號回流路徑,若地線網(wǎng)格的間距過大,會形成較大的信號環(huán)路面積。大環(huán)路面積會引起輻射和敏感度問題,另外,信號回流實(shí)際走環(huán)路面積小的路徑,其他地線并不起作用。地線網(wǎng)格并不適合低頻小信號模擬電路,因?yàn)檫@時(shí)要避免公共阻抗耦合。當(dāng)電路的工作頻帶很窄時(shí),地線上的高頻騷擾并不是主要問題。為了降低對靜電放電(ESD)的敏感性,一個(gè)低阻抗的地線網(wǎng)格是很重要的,但是必須與主參考地結(jié)構(gòu)連接起來,這種連接可以是間接的(通過電容器),也可以是直接的。在高速數(shù)字電路中,有一種地線方式是必須避免的,這就是“梳狀”地線,如圖6-14所示。這種地線結(jié)構(gòu)使信號回流電流的環(huán)路很大,會增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。在梳齒之間加上橫線,就很容易地將梳狀地線結(jié)構(gòu)變?yōu)榈鼐€網(wǎng)格了。圖6-14梳狀地線結(jié)構(gòu)

2.地線面地線網(wǎng)格的極端形式是平行的導(dǎo)線無限多,構(gòu)成了一個(gè)連續(xù)的導(dǎo)體平面,這個(gè)平面稱為地線面。這在多層板中很容易實(shí)現(xiàn),它能提供最小的電感。這種結(jié)構(gòu)特別適合于射頻電路和高速數(shù)字電路。通常的四層板中還專門設(shè)置一個(gè)電源面,它能夠在高頻時(shí)提供一個(gè)低的“源-地”阻抗。值得注意的是,從EMC的角度看,地線面的主要作用是減小地線阻抗,從而減少地線騷擾。地線面和電源面的屏蔽作用是很小的,特別是當(dāng)器件安裝在線路板表面時(shí),幾乎沒有屏蔽作用,將地線面和電源面布置在外層幾乎沒有什么好處,特別是考慮調(diào)試、維修和修改等因素時(shí)。圖6-15比較了地線面上任意兩點(diǎn)之間的阻抗和一條導(dǎo)線的阻抗,在較高的頻率,阻抗開始增加,這是趨膚效應(yīng)的結(jié)果。但這種效果是頻率的平方根的函數(shù)(每十倍頻程10dB),而電感造成的阻抗變化與頻率成正比(每十倍頻程20dB)。在地線面的中心位置,可以獲得較理想的阻抗,而在靠近邊緣處,阻抗值將變?yōu)橹行闹档?倍。圖6-15地線面與導(dǎo)線的阻抗比較在雙層板上也可以使用地線面,這決不是簡單地將沒有用到的面積上布上銅箔然后連接到地線上,因?yàn)榈鼐€面的目的是提供一個(gè)低阻抗的地線,所以它必須位于需要這種低阻抗地線的信號線的下面(或上面)。在高頻,回流信號并不一定走幾何上最短的路徑,而會走最靠近信號線的路徑。這是因?yàn)檫@種路徑與信號線之間的環(huán)路面積最小,具有最小電感和小阻抗,所以地線面能夠保證回流電流總是取最佳路徑。圖6-16是不同地線方式的比較,前已指出,兩根電流方向相反的平行導(dǎo)線的環(huán)路電感為L=L1+L2－2M

其中,L1、L2為每根走線的電感;M是走線之間的互感。M與兩根走線之間的距離成反比,當(dāng)兩根走線重合時(shí),M=L1=L2,

L=0。由于地線面與走線之間的距離很小,因此地線面能夠減小信號環(huán)路的電感。圖6-16不同地線的比較(S決定環(huán)路電感)從以上討論不難看出,地線面上的電流必須是連續(xù)的,這樣才能取得預(yù)期的效果。當(dāng)?shù)鼐€面必須斷開時(shí),應(yīng)在重要的信號(如時(shí)鐘信號)跡線下面設(shè)置一根連線,如圖6-17(a)所示。因此使用多層線路板布線,專門設(shè)置一層地線面是最簡單的設(shè)計(jì)。圖6-17斷開的地線面當(dāng)?shù)鼐€面上因分開數(shù)字地和模擬地而需要開槽時(shí),高速信號線不應(yīng)跨越槽縫,以免環(huán)路面積擴(kuò)大,因?yàn)殡娏骺偸亲咦杩棺钚〉穆窂?。高頻時(shí),電流走環(huán)路電感最小的路徑,環(huán)路面積越小,環(huán)路電感就越小。但如果高速信號線跨過槽縫,則回流線被迫繞過槽縫,使環(huán)路面積加大。必要時(shí)可以在槽上架“橋”,例如,A／D變換器就可置于橋上(如圖6-17(b)所示),其“地”腳如果在模擬地一側(cè),數(shù)字信號的回流就可過“橋”回到地腳,從而保持環(huán)面積最小,此“橋”也可用電容器架設(shè)。此外,還應(yīng)避免將連接器安裝在槽縫上,因?yàn)槿绻麅蓚?cè)存在較大的地電位差,就會通過外接電纜產(chǎn)生共模輻射。地線面還能有效地控制串?dāng)_,這是一種系統(tǒng)內(nèi)EMC問題。走線之間的串?dāng)_機(jī)理有電感耦合、電容耦合以及共阻抗耦合三種(如圖6-18所示)。地線面可將公共地線阻抗Zg減少40～70dB,地線面由于使不同的信號回路不在一個(gè)平面內(nèi),因此對減少電感耦合也有好處。地線面對電容耦合的改善是由于導(dǎo)線對地的電容C1g、C2g增大。圖6-18走線串?dāng)_機(jī)理

3.環(huán)路面積地線面的一個(gè)主要好處是能夠使輻射的環(huán)路最小。這保證了PCB的最小差模輻射和對外界騷擾的敏感度。當(dāng)不使用地線面時(shí),為了達(dá)到同樣的效果,必須在高頻電路或敏感電路的鄰近設(shè)置一根地線。圖6-19是兩種錯(cuò)誤的布線方式。圖6-19錯(cuò)誤接地的例子第1個(gè)例子(如圖6-19(a)所示)是微處理器68HCII的2MHzE時(shí)鐘信號送到74HC00,74HC00的另一個(gè)輸出送回到微處理器的一個(gè)輸入端。兩個(gè)芯片的距離較近,可以使連接線盡量短。但它們的地線連到了一根長地線的相反的兩端,結(jié)果使2MHz時(shí)鐘信號的回流繞了PCB整整一周,其環(huán)路面積實(shí)際是線路板的面積。實(shí)際上,可從A到B連接一根短線,使2MHz時(shí)鐘的諧波輻射減少15～20dB,如果使用地線網(wǎng)格,可以進(jìn)一步使輻射降低。第2個(gè)例子(如圖6-19(b)所示)是一個(gè)工作頻率為400kHz的功率MOSFET構(gòu)成的開關(guān)電源,瞬變時(shí)間為10ns數(shù)量級,因此開關(guān)波形的諧波分量超過了100MHz。去耦電容器距離開關(guān)管的距離有幾個(gè)厘米,結(jié)果在電源和地線之間形成了較大的環(huán)路。在開關(guān)管和變壓器的鄰近設(shè)置一只47nF的射頻去耦電容,有效地減小了這個(gè)環(huán)路中的射頻電流,結(jié)果使10MHz以上的傳導(dǎo)發(fā)射減小了20dB。表面安裝技術(shù)能夠有效地減小信號環(huán)路面積。但為了充分發(fā)揮表面安裝技術(shù)的優(yōu)點(diǎn),應(yīng)使用專門有一層地線面的多層板布線。由于在雙層板上使用表面安裝技術(shù)僅能獲得有限的改進(jìn),因此在雙層板中,使用表面安裝技術(shù)僅僅將整個(gè)板的尺寸減少了,也就是將走線減少了。而在多層板中,信號環(huán)路面積明顯減少。

4.輸入/輸出地的結(jié)構(gòu)前面已指出,為了減小電纜上的共模輻射,需要對電纜采取濾波和屏蔽技術(shù)。但不論濾波還是屏蔽都需要一個(gè)沒有受到內(nèi)部騷擾污染的干凈地。當(dāng)?shù)鼐€不干凈時(shí),濾波在高頻時(shí)幾乎沒有作用,除非在布線時(shí)就考慮這個(gè)問題,一般這種干凈地是不存在的。干凈地既可以是PCB上的一個(gè)區(qū)域,也可以是一塊金屬板。所有輸入/輸出線的濾波和屏蔽層必須連到干凈地上,如圖6-20所示。干凈地與內(nèi)部的地線只能在一點(diǎn)相連。這樣可以避免內(nèi)部信號電流流過干凈地造成污染。圖6-20接口的地線為了ESD防護(hù)的目的,必須將電路地線連接到機(jī)殼上。當(dāng)電路地與機(jī)殼需要直流隔離時(shí),可以使用一個(gè)10～100nF的射頻電容器連接。絕對不要將數(shù)字電路的地線面與模擬電路地線面的區(qū)域重疊,因?yàn)檫@樣會使數(shù)字電路騷擾耦合進(jìn)模擬電路。數(shù)字地和模擬地可以在數(shù)/模轉(zhuǎn)換器的部位單點(diǎn)連接。直接與數(shù)字電路相連的接口應(yīng)使用緩沖器,以避免直接連到數(shù)字電路的地線上,較理想的接口是光隔離器,當(dāng)然這會增加成本。當(dāng)不能提供隔離時(shí),可以使用以輸入/輸出地為參考點(diǎn)的緩沖芯片,或者使用電阻或扼流圈緩沖,并在線路板接口處使用電容濾波。

5.地線布線規(guī)則由于對所有的信號線都實(shí)現(xiàn)最佳地線布線是不可能的,在設(shè)計(jì)時(shí)應(yīng)重點(diǎn)考慮最重要的部分。從EMI的角度考慮,最重要的信號是高電流變化率(di/dt)信號,如時(shí)鐘線、數(shù)據(jù)線、大功率方波振蕩器等。從敏感度的角度考慮,最重要的信號是前后沿觸發(fā)輸入電路、時(shí)鐘系統(tǒng)、小信號模擬放大器等。一旦將這些重要信號分離出來,就可以把設(shè)計(jì)的重點(diǎn)放在這些電路上。在產(chǎn)品設(shè)計(jì)過程中,一個(gè)有效的工具是地線圖。這是一張關(guān)于設(shè)備中所有地線連接的圖,包括所有的地參考點(diǎn)和地路徑(通過機(jī)箱、電纜屏蔽層、走線、導(dǎo)線等)。這張圖中僅有地線,其他電路可以簡化。在產(chǎn)品開發(fā)的整個(gè)過程中,這張圖的制作、保存和實(shí)施都由指定的EMC設(shè)計(jì)師來執(zhí)行。6.3.4多層印制電路板(PCB)的設(shè)計(jì)對高速邏輯電路設(shè)計(jì),使用單面板或雙面板都不能滿足電磁兼容性要求時(shí),應(yīng)該研究多層板的應(yīng)用。多層PCB設(shè)計(jì)中遇到的主要問題是電磁兼容設(shè)計(jì)。在進(jìn)行多層PCB設(shè)計(jì)時(shí),要考慮帶寬和等效電路,要強(qiáng)調(diào)的是:①用于電磁兼容設(shè)計(jì)的帶寬與電子電路的不同；②絕不能用脈沖重復(fù)周期決定的頻帶作為印制電路板的電磁兼容設(shè)計(jì)帶寬。

1.電磁兼容設(shè)計(jì)的帶寬

電磁兼容設(shè)計(jì)的頻率范圍在頻域的情形是不成問題的。除了基本頻率外,再考慮諧波因素,通常取十倍頻也就足夠了。但在數(shù)字電路中情形有些不同,下面以數(shù)字時(shí)鐘信號為例說明數(shù)字信號的基本頻率特性。時(shí)鐘信號是解讀數(shù)字信息的基礎(chǔ),時(shí)鐘信號應(yīng)當(dāng)是穩(wěn)定的,具有標(biāo)準(zhǔn)波形和嚴(yán)格的相位關(guān)系。時(shí)鐘電路的電磁兼容設(shè)計(jì)主要是保證在印制線條上傳輸?shù)臅r(shí)鐘信號不發(fā)生終端反射效應(yīng)、基本上沒有傳輸延遲、不對其他電路或器件造成串音干擾。在進(jìn)行時(shí)鐘電路的電磁兼容設(shè)計(jì)之前,我們必須對時(shí)鐘信號的頻譜特性進(jìn)行分析。時(shí)鐘信號的標(biāo)準(zhǔn)波形如圖6-21所示。圖6-21時(shí)鐘信號的標(biāo)準(zhǔn)波形這種等腰梯形的周期數(shù)字脈沖的傅立葉展開式為以下形式:(6-20)(6-21)其中,τ為數(shù)字脈沖寬度;tr為數(shù)字脈沖的上升時(shí)間;

T為數(shù)字信號的重復(fù)周期;t0為等腰梯形的上底長度。在上面的展開式中,如果設(shè)f=n/T,則展開系數(shù)Cn在不同頻段可以分別近似如下:當(dāng)時(shí),可以認(rèn)為sinπfτ≈πfτ,同時(shí)有sinπftr≈πftr,則有Cn≈2V0τ。當(dāng)時(shí),可以認(rèn)為sinπfτ≈1,sinπftr≈πftr,則有

。當(dāng)時(shí),可以認(rèn)為sinπfτ≈1,sinπftr≈1,則有

。從上述簡單分析知道,時(shí)鐘信號的頻譜特性可以分成三個(gè)區(qū)間,第一個(gè)區(qū)間是當(dāng)時(shí),其頻譜幅值近似為常數(shù)Cn≈2V0τ。當(dāng)時(shí),發(fā)生了轉(zhuǎn)折,在這個(gè)轉(zhuǎn)折點(diǎn)之后,也就是在第二個(gè)區(qū)間中,時(shí)鐘信號的頻譜幅值近似為。這種情況持續(xù)到時(shí),發(fā)生了第二次轉(zhuǎn)折,轉(zhuǎn)折點(diǎn)之后,也就是在第三個(gè)區(qū)間中,時(shí)鐘信號的頻譜幅值近似為。以上情況可以用圖6-22來表述。圖6-22時(shí)鐘信號的頻譜特性從圖6-22可以看出,當(dāng)我們考慮第一個(gè)轉(zhuǎn)折點(diǎn)的十倍頻點(diǎn)的頻譜幅值時(shí),在第二個(gè)區(qū)間中,時(shí)鐘信號的頻譜幅值近似為,與頻率成反比,則十倍頻時(shí)諧波幅值將降為原來的1/10,即降低20dB;在第三個(gè)區(qū)間中,時(shí)鐘信號的頻譜幅值近似為與頻率的平方成反比,則十倍頻諧波幅值將降為原來的1/100,即降低40dB。對標(biāo)準(zhǔn)的兩根印制線條來講,線間串音強(qiáng)度隨頻率增長,也就是十倍頻諧波幅值將增長20dB,時(shí)鐘信號的頻譜特性和線間串音強(qiáng)度的頻率特性,如圖6-23所示。圖6-23線間串音強(qiáng)度的頻率特性與時(shí)鐘信號的頻譜特性比較綜合考慮線間串音強(qiáng)度的頻率特性與時(shí)鐘信號的頻譜特性,可以得到兩根印制線條間串音強(qiáng)度隨頻率變化的情況,如圖6-24所示。圖6-24兩根印制線條間串音強(qiáng)度隨頻率變化的情況在圖6-24中,時(shí),兩根印制線條線間串音強(qiáng)度最大,到的十倍頻時(shí),兩根印制線條線間串音強(qiáng)度下降20dB,所以我們在進(jìn)行時(shí)鐘電路印制線條電磁兼容設(shè)計(jì)時(shí),通常考慮的十倍頻。例如,我們在設(shè)計(jì)時(shí)鐘電路或邏輯門電路時(shí),輻射帶寬與數(shù)字信號的上升沿或下降沿有關(guān)系,而不是數(shù)字信號的重復(fù)周期,關(guān)系為

例如:典型時(shí)鐘驅(qū)動器的邊沿速率是2ns,此時(shí),fmax≈160MHz。再考慮十倍頻,則此時(shí)時(shí)鐘電路可能產(chǎn)生直到1.6GHz的輻射帶寬。在選擇器件時(shí)要選擇最慢的邏輯系列。如果可能盡量采用前沿大于5ns的邏輯器件,但現(xiàn)在使用的邏輯器件中有許多高速器件。例如,74ACT和74F系列產(chǎn)品其上升時(shí)間只有1.5～5ns。在這樣的速率下會產(chǎn)生很強(qiáng)的電磁輻射。(6-22)(6-23)一般的廠商在芯片說明中只給出最大的邊沿(上升,下降)速率,并不給出最小的邊沿速率。對一般器件來講,tmax=2～5ns,tmin=0.5～1.0ns。器件對電磁輻射貢獻(xiàn)的大小與工作頻率無直接關(guān)系,只取決于邊沿速率。例如,5MHz振蕩器74F04邊沿速率為1ns,而10MHz振蕩器74ALS04的邊沿速率為4ns。此時(shí)5MHz振蕩器要比10MHz振蕩器輻射更大的干擾電波。

2.用于印制電路板電磁兼容設(shè)計(jì)的等效電路我們進(jìn)行多層印制電路板電磁兼容設(shè)計(jì)時(shí),要根據(jù)印制電路板電磁兼容設(shè)計(jì)的電路進(jìn)行。印制電路板電磁兼容設(shè)計(jì)的電路與電路原理圖的不同點(diǎn)主要是,印制電路板的電路原理圖沒有考慮電路中元件及印制板線條的分布參數(shù),如分布電感、分布電容、分布互感、分布互電容以及傳輸延遲等項(xiàng)。分布電感、分布電容、分布互感、分布互電容以及傳輸延遲等項(xiàng)又恰恰是進(jìn)行印制電路板電磁兼容設(shè)計(jì)的主要參數(shù)。在高頻時(shí),我們所用的電容、電阻、電感和引線都具有分布參數(shù),其等效電路如圖6-25所示。圖6-25電路元件的高頻等效電路

3.決定多層印制電路板的布線安排

1)布線原則在多層印制電路板上進(jìn)行布線時(shí),首先要進(jìn)行多層印制電路板的電磁兼容分析。多層印制電路板的電磁兼容分析的基本原理基于克?；舴蚨珊头ɡ陔姶鸥袘?yīng)定律。根據(jù)克?；舴蚨?任何時(shí)域信號由源到負(fù)載的傳輸都必須構(gòu)成一個(gè)完整的回路,頻域信號由源到負(fù)載的傳輸都必定沿著一個(gè)最低阻抗的路徑。這個(gè)原理完全適合射頻電流的情況,如果射頻電流不是經(jīng)由設(shè)計(jì)中的回路到達(dá)目的負(fù)載的,就一定是通過某個(gè)客觀存在的電路到達(dá)的,這個(gè)客觀存在的電路多數(shù)是由一些分布的耦合元件連接的。構(gòu)成這一非正?；芈分械囊恍┢骷蜁馐茈姶鸥蓴_。但是,人們常常忽略分布的耦合元件。根據(jù)法拉第電磁感應(yīng)定律,任何磁通變化都會在閉合回路中產(chǎn)生感應(yīng)電動勢,任何交變電流都會在空間產(chǎn)生電磁場。在數(shù)字電路設(shè)計(jì)中,人們最容易忽略的是存在于器件、導(dǎo)線、印制線和插頭上的寄生電感、電容和導(dǎo)納。例如,電容器的等效電路應(yīng)當(dāng)是電容、電感和電阻構(gòu)成的串聯(lián)電路。此外,在多層印制電路板的電磁兼容設(shè)計(jì)中電通量對消技術(shù)是很有效的,最常用的電通量對消技術(shù)是利用由實(shí)金屬平面產(chǎn)生的鏡像電流的作用。這也是我們進(jìn)行多層印制電路板布線時(shí)常?？紤]的因素。

2)決定布線層數(shù)在進(jìn)行多層印制電路板設(shè)計(jì)時(shí),首先要決定選用的多層印制電路板的層數(shù)。雖然多層印制電路板的層間安排隨著具體電路的改變而改變,但有以下幾條共同原則。

(1)電源平面應(yīng)靠近接地平面,并且安排在接地平面之下。這樣可以利用兩金屬平板間的電容做電源的平滑電容,同時(shí)接地平面還對電源平面上分布的輻射電流起到屏蔽作用。分布線層應(yīng)盡量安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對消作用。

(2)把數(shù)字電路和模擬電路分開。有條件時(shí),最好將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同一層,可采用開溝、加接地線條、分隔線條等方法來補(bǔ)救。模擬的和數(shù)字的地、電源都要分開,絕不能混用,因?yàn)閿?shù)字信號有很寬的頻譜,是產(chǎn)生干擾的主要來源。

(3)中間層的印制線條形成平面波導(dǎo),在表面層形成微帶線,兩者傳輸特性不同。

(4)時(shí)鐘電路和高頻電路是主要的干擾和輻射源,一定要單獨(dú)安排、遠(yuǎn)離敏感電路。不同層所含的雜散電流和射頻電流不同,布線時(shí)不能等同看待。圖6-26是一個(gè)十層板的層間安排例子。第一層為優(yōu)質(zhì)布線層,第二層為地,第三層為布線層,第四層為另一布線層,第五層為地,第六層為電源層,第七和第八層為布線層,第九層為地,第十層為最后一個(gè)布線層。這種結(jié)構(gòu)共有六個(gè)布線層、三個(gè)地,在第三和第四層以及第七和第八層之間有填充層。S、G、P、T分別表示布線層、接地層、電源層、填充層。層間安排確定后,根據(jù)布線的密集程度就可以確定采用多層板的層數(shù)和基本結(jié)構(gòu)。圖6-26十層板的層間安排例子

3)布線層的布線安排和電氣特征設(shè)計(jì)印制電路板的第一個(gè)問題是需要多少個(gè)布線層和電源層。層數(shù)由下述因素決定:功能要求、噪聲抖動、信號分類隔離、要設(shè)計(jì)的布線條數(shù)、阻抗控制、VLSI電路元件密度、總線路由等。選擇印制電路板的層數(shù)時(shí),每個(gè)布線層最好與實(shí)平面(電源或接地)相鄰。表6-5為印制電路板布線的層間安排。表6-5印制電路板布線的層間安排雙層板:有兩種方法,第一種通常有橫豎格和矩陣,用于低速設(shè)計(jì),較少使用。第二種為現(xiàn)在多采用的方法。第一型:網(wǎng)格形,整個(gè)回路由每一個(gè)方塊構(gòu)成,方塊不大于1.5mm2。上層為垂直線可以安排電源和接地線,下層為水平線可以安排為布線層,經(jīng)電源和接地點(diǎn)饋電;在連接器的電源和地之間及每一個(gè)IC上都要加退耦電容;布線為垂直和水平線格式。第二型:常用在10kHz以下的低頻模擬電路設(shè)計(jì)中。電源線和接地線采用最近鄰走線方式,以減小電源系統(tǒng)的通路電流。同層的電源走線采用輻射狀設(shè)計(jì),使連線總長度最小。設(shè)計(jì)接地線靠近電源線并取平行路徑。盡量減小環(huán)路電流,該電流可由高頻開關(guān)噪聲、控制信號和電路開關(guān)產(chǎn)生。高頻應(yīng)用時(shí)要控制所有引線線條的表面阻抗和電流回路構(gòu)成。低頻應(yīng)用主要控制走線路由,而不是阻抗大小。信號流應(yīng)該平行于地線。應(yīng)該避免不同分支相連接,避免出現(xiàn)產(chǎn)生接地環(huán)路。下面我們將看到,有多層的接地平面時(shí),高速時(shí)鐘的布線平面應(yīng)靠近接地平面,而不是電源平面。因?yàn)閺碾姶鸥蓴_減弱技術(shù)來講,必須靠近接地平面才能迅速將高頻干擾信號泄放到結(jié)構(gòu)大地,若進(jìn)入電源會影響其他電路工作,這是最基本的原則。電源平面和接地平面上的分布電阻一定要減到最小。這些平面充滿了電磁輻射頻段的浪涌,可以引起邏輯混亂,瞬間短路,總線上信號過載。不同邏輯部件的導(dǎo)通和截止電流比是不同的。分布電阻小就使線路平面與接地平面間的電磁干擾通量比線路平面與電源平面的通量小得多。靠近電源平面時(shí)將會引起信號相移,大電感,差的線條阻抗控制,變化的噪聲。多層印制電路板有多種典型設(shè)計(jì)方式,有的設(shè)計(jì)可獲最小的EMI通量性能,有的設(shè)計(jì)由于增加了實(shí)心金屬層,能限制射頻電流通量的延伸。使用哪一種設(shè)計(jì)方式這取決于布線網(wǎng)絡(luò)個(gè)數(shù)、元件密度、總線尺寸、模擬和數(shù)字電路的形式以及可使用的位置。在多層印制電路板電磁兼容設(shè)計(jì)中,決定印制線條間的距離和印制電路板電源層與邊沿的距離有兩個(gè)基本原則,一個(gè)是20-H原則,另一個(gè)是3-W原則。圖6-27為印制電路板布線的20-H原則原理圖。圖6-27印制電路板布線的20-H原則原理圖

20-H原則是W.MichaelKing提出的,可以表述如下:所有的具有一定電壓的印制電路板都會向空間輻射電磁能量,為了減小這個(gè)效應(yīng),印制電路板的物理尺寸應(yīng)該比最靠近的接地板的物理尺寸小20H,其中H是兩層印制電路板的間距。在一定頻率下,兩個(gè)金屬板的邊緣場會產(chǎn)生輻射。減小一塊金屬板的大小使其邊界尺寸比另一個(gè)接地板小,就可以減小印制電路板的輻射;當(dāng)尺寸小于10H時(shí),輻射強(qiáng)度開始下降;當(dāng)尺寸小于20H時(shí),輻射強(qiáng)度下降70%;當(dāng)尺寸小于100H時(shí),輻射強(qiáng)度下降98%。一般推薦一塊金屬板的邊界尺寸比另一塊接地板的尺寸小20H,故稱為20-H原則。按照一般的典型印制電路板尺寸,20H一般為3mm左右。例如:平面間距為0.006mm的電路板,則20H為20×0.006=0.120mm,電源板只比接地平面小0.120mm。采用了20-H原則后,如果布線落在無銅面上,則要重新走線使之落在有實(shí)銅板的區(qū)域,從而提高印制電路板的自激頻率。

20-H原則決定了電源平面與最近的接地平面間的物理距離,這個(gè)距離包括銅皮厚、預(yù)填充和絕緣分離層。

3-W原則:當(dāng)兩條印制線的間距比較小時(shí),兩線之間會發(fā)生電磁串?dāng)_,串音會使有關(guān)電路功能失常。為避免發(fā)生這種干擾影響,應(yīng)保持任何線條間距不小于三倍的印制線條寬度,即不小于3W,W為印制線條的寬度。印制線條的寬度取決于線條阻抗的要求,太寬會減少布線的密度,太窄會影響傳輸?shù)浇K端的信號的波形和強(qiáng)度。把3-W原則用于印制電路板邊沿的線條時(shí),要求印制線條的外邊線到接地平面邊線的距離大于W(≥1－W)。不要把3-W法則只用于時(shí)鐘線條,差分對、ECL等也是3-W原則的基本應(yīng)用對象。在I/O部分,由于有多種線條布線,而常常沒有銅底板或鄰近的金屬平面,因此也需要采用3-W技術(shù)。差分對電路的線條,應(yīng)當(dāng)平行分布在布線層中,如果無法實(shí)現(xiàn),必須分布在相鄰的布線層。其他的線條與差分對電路的線條距離必須有三倍于對應(yīng)線條寬度的距離,而且必須全程都如此。這將有利于減小線條間的電磁干擾造成的抖動。

4.旁路電容與去耦電容的設(shè)計(jì)

設(shè)計(jì)PCB時(shí)經(jīng)常要在電路上加電容器來滿足數(shù)字電路工作時(shí)要求的電源平穩(wěn)和潔凈度。電路中的電容可分為去耦電容、旁路電容和容納電容三類。去耦電容用來濾除高速器件在電源板上引起的騷擾電流,為器件提供一個(gè)局域化的直流,還能減低印制電路中電流沖擊的峰值。旁路電容能消除PCB上的高頻輻射噪聲,噪聲能限制電路的帶寬,產(chǎn)生共模騷擾。容納電容則配合去耦電容抑制ΔI噪聲。設(shè)計(jì)中最重要的是確定電容量和接入電容的地點(diǎn)。電容器的自諧振頻率是決定電容設(shè)計(jì)的關(guān)鍵參數(shù)，其數(shù)值見表6-6。表6-6電容的諧振頻率電源板和接地板之間構(gòu)成的平板電容器也有自諧振頻率,這一諧振頻率可以達(dá)到200～400MHz,采用20-H原則還可以使其提高2～3倍。這一諧振頻率如果與時(shí)鐘頻率諧振,就會使整個(gè)PCB成為一個(gè)電磁輻射器。采用一個(gè)大容量的電容器與一個(gè)小容量的電容器并聯(lián)的方法可以有效地改善自諧振頻率特性。當(dāng)大容量的電容器達(dá)到諧振點(diǎn)時(shí),大電容的阻抗開始隨頻率增加而變大,小容量的電容器尚未達(dá)到諧振點(diǎn),仍然隨頻率增加而變小并對旁路或去耦起主導(dǎo)作用。例如,去耦電容為大容量電容器,則容納電容作為小容量電容器。去耦電容的電容量按式計(jì)算,式中ΔI為瞬變電流,ΔU為邏輯器件工作允許的電源電壓值的變化,Δt為開關(guān)時(shí)間。在電源引線比較長時(shí),瞬變電流引起較大的壓降,此時(shí)就要加容納電容以便維持器件要求的電壓值。設(shè)計(jì)時(shí),先計(jì)算允許的阻抗,然后,由引線電感Lw求出不超過Zm對應(yīng)的頻率，當(dāng)使用頻率高于fm時(shí),要加容納電容Cb=1/2πfmZm,Cb值通常在10pF以上。電容材料對溫度很敏感,要選溫度系數(shù)好的。還要選擇等效串聯(lián)電感和等效串聯(lián)電阻小的電容器,一般要求等效串聯(lián)電感小于10nH,等效串聯(lián)電阻小于0.5Ω。在每個(gè)LSI或VLSI器件處都要加去耦電容,電源入口處要加入旁路電容。此外,I／O連接器、距電源輸入連接器遠(yuǎn)的地方、元件密集處、時(shí)鐘發(fā)生電路附近都要加旁路電容器。

5.時(shí)鐘電路的電磁兼容設(shè)計(jì)

時(shí)鐘電路在數(shù)字電路中占有重要地位。同時(shí)時(shí)鐘電路也是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的頻譜可達(dá)160MHz,其可能輻射帶寬可達(dá)十倍頻,即能達(dá)到1.6GHz。因此,設(shè)計(jì)時(shí)鐘電路是保證達(dá)到整機(jī)輻射指標(biāo)的關(guān)鍵。時(shí)鐘電路設(shè)計(jì)主要的問題有以下幾個(gè)方面。

(1)阻抗控制。計(jì)算各種由PCB線條構(gòu)成的微帶線和微帶波導(dǎo)的波阻抗、相移常數(shù)、衰減常數(shù)等。許多設(shè)計(jì)手冊都可以查到一些典型結(jié)構(gòu)的波阻抗和衰減常數(shù)。特殊結(jié)構(gòu)的微帶線和微帶波導(dǎo)的參數(shù)需要用計(jì)算電磁學(xué)的方法求解。

(2)傳輸延遲和阻抗匹配。由印制線條的相移常數(shù)計(jì)算時(shí)鐘脈沖的延遲,當(dāng)延遲達(dá)到一定數(shù)值時(shí),就要進(jìn)行阻抗匹配以免發(fā)生終端反射,使時(shí)鐘信號抖動或發(fā)生過沖。阻抗匹配方法有串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC網(wǎng)絡(luò)、二極管陣列等。

(3)印制線條上接入較多容性負(fù)載的影響。接在印制線條上的容性負(fù)載對線條的波阻抗有較大的影響。特別是對總線結(jié)構(gòu)的電路,容性負(fù)載的影響往往是要考慮的關(guān)鍵因素。描述傳輸線可以采用三種方式:①采用傳輸波阻抗(Z0)和傳輸時(shí)延(td)兩個(gè)參數(shù)描述傳輸線:

(6-25)(6-24)

②用傳輸波阻抗和(與波長有關(guān)的)規(guī)一化長度描述傳輸線。③用單位長度的電感、電容和印制線的物理長度來描述傳輸線。在PCB設(shè)計(jì)中經(jīng)常采用第①種方式描述由印制線條構(gòu)成的傳輸線。此時(shí),傳輸時(shí)延的大小決定了印制線條是否需要采取阻抗控制的措施。當(dāng)線條上有很多電容性負(fù)載時(shí),線條的傳輸時(shí)延將會增大,與原來的傳輸時(shí)延有如下的關(guān)系:

(6-26)

其中,td為不考慮容性負(fù)載時(shí)的線條傳輸時(shí)延;C0為不考慮容性負(fù)載時(shí)的線條分布電容;lm為無匹配的最大印制線條長度。還有許多其他時(shí)鐘電路設(shè)計(jì)問題,例如:①時(shí)鐘區(qū)與其他功能區(qū)的隔離;②同層板中時(shí)鐘