第三章 存儲(chǔ)系統(tǒng)練習(xí)題(答案)

3.3練習(xí)題一、選擇題1、存儲(chǔ)字長(zhǎng)是指(B)。A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；B.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼個(gè)數(shù)；C.存儲(chǔ)單元的個(gè)數(shù)。2021/6/2712、存儲(chǔ)單元是指(B)。A.存放一個(gè)字節(jié)的所有存儲(chǔ)元的集合；B.存放一個(gè)機(jī)器字的所有存儲(chǔ)元的集合；C.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元的集合。3、和外存儲(chǔ)器相比，內(nèi)存的特點(diǎn)是(A)。A.容量小、速度快、成本高；B.容量小、速度快、成本低；C.容量大、速度快、成本高；D.容量大、速度快、成本低。2021/6/2724、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系（多級(jí)結(jié)構(gòu)）的主要目的是(D)。A.便于讀/寫數(shù)據(jù)；B.減小機(jī)箱的體積；C.便于系統(tǒng)升級(jí)；D.解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾。5、某SRAM芯片，其存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為(D)。A.64，16；B.16，64；C.64，8；D.16，16。2021/6/2736、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是(B)。A.48；B.46；C.36。7、一個(gè)512KB的（SRAM）存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是(C)。A.17；B.19；C.27。2021/6/2748、某計(jì)算機(jī)的字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB，按字編址，它的尋址范圍是(C)。A.64K；(0~(64K-1))(0~64K)B.32KB；(0~32KB)C.32K；(0~(32K-1))(0~32K)D.64KB。(0~64KB)2021/6/2759、某機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為1MB。若按字編址，它的尋址范圍是(C)。A.0~（1M-1）；B.0~（512K-1）B；C.0~（256K-1）；D.0~256KB。2021/6/27610、某計(jì)算機(jī)的字長(zhǎng)是32位，其存儲(chǔ)容量為4MB。若按半字編址，它的尋址范圍是(C)。A.0~4MB；B.0~2MB；C.0~（2M-1）；D.0~（1MB-1）。2021/6/27711、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MW。若按雙字編址，它的尋址范圍是(B)。A.0~（16M-1）；B.0~（8M-1）；C.0~（8MB-1）；D.0~（16MB-1）。12、某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目是(D)。A.23；B.25；C.50；D.19。2021/6/27813、相聯(lián)存儲(chǔ)器是按(C)進(jìn)行尋址的存儲(chǔ)器。A.地址指定方式；B.堆棧存取方式；C.內(nèi)容指定方式；D.地址指定與堆棧存取方式結(jié)合。2021/6/27914、交叉存儲(chǔ)器實(shí)質(zhì)是一種(A)存儲(chǔ)器，它能()執(zhí)行()獨(dú)立的讀/寫操作。A.模塊式，并行，多個(gè)；B.模塊式，串行，多個(gè)；C.整體式，并行，一個(gè)；D.整體式，串行，多個(gè)。2021/6/271015、一個(gè)四體并行交叉存儲(chǔ)器，每個(gè)模塊的容量是16K×32位，存取周期為200ns，在下述說法中(B)是正確的。A.在200ns內(nèi)，該存儲(chǔ)器能向CPU提供256位二進(jìn)制信息；B.在200ns內(nèi)，該存儲(chǔ)器能向CPU提供128位二進(jìn)制信息；C.在50ns內(nèi)，每個(gè)存儲(chǔ)模塊能向CPU提供32位二進(jìn)制信息；D.在50ns內(nèi)，該存儲(chǔ)器能向CPU提供128位二進(jìn)制信息。2021/6/271116、在主存儲(chǔ)器和CPU之間增加Cache的目的是(C)。A.擴(kuò)大主存儲(chǔ)器的容量；B.擴(kuò)大CPU中通用寄存器的數(shù)量；C.解決CPU和主存之間的速度匹配問題；D.既擴(kuò)大主存容量又提高了存取速度。2021/6/271217、采用虛擬存儲(chǔ)器的主要目的是(C)。A.提高主存的存取速度；B.提高外存的存取速度；C.擴(kuò)大存儲(chǔ)器的尋址空間且能自動(dòng)進(jìn)行管理和調(diào)度；D.擴(kuò)大外存的存取空間。2021/6/271318、常用的虛擬存儲(chǔ)系統(tǒng)由(A)兩級(jí)存儲(chǔ)器組成。A.主存-輔存；B.Cache-主存；C.Cache-輔存；D.通用寄存器-主存。19、CPU通過指令訪問主存所用的程序地址叫做(B)。A.邏輯地址；B.物理地址；C.真實(shí)地址。2021/6/271420、在程序的執(zhí)行過程中，Cache與主存的地址映射是由(C)。A.操作系統(tǒng)來管理的；B.程序員來調(diào)度的；C.硬件自動(dòng)完成的；D.操作系統(tǒng)輔助相應(yīng)的硬件來完成的。21、以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳送同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是(B)。A.DRAM；B.SRAM；C.FLASH；D.EPROM。2021/6/271522、雙端口存儲(chǔ)器之所以能高速進(jìn)行讀/寫，是因?yàn)椴捎昧?B)。A.高速芯片；B.兩套相互獨(dú)立的讀/寫電路；C.流水技術(shù)；D.新型器件。23、雙端口存儲(chǔ)器(B)情況下會(huì)發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同；B.左端口與右端口的地址碼相同；C.左端口與右端口的數(shù)據(jù)碼相同；D.左端口與右端口的數(shù)據(jù)碼不同。2021/6/271624、下列因素中，與Cache的命中率無關(guān)的是(A)。A.主存的存取時(shí)間；B.塊的大小；C.Cache的組織方式；D.Cache的容量。2021/6/271725、在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一行的位置上，則這種方法稱為(A)。A.全相聯(lián)映射；B.直接映射；C.組相聯(lián)映射；D.混合映射。2021/6/271826、下列說法中不正確的是(A)。A.每個(gè)程序的虛地址空間可以遠(yuǎn)大于實(shí)地址空間，也可以遠(yuǎn)小于實(shí)地址空間；B.多級(jí)存儲(chǔ)體系由Cache，主存和虛擬存儲(chǔ)器構(gòu)成；C.Cache和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理；D.當(dāng)Cache未命中時(shí)，CPU可以直接訪問主存，而外存與CPU之間則沒有直接通路。2021/6/271927、下列說法中正確的是(C)。A.虛擬存儲(chǔ)器技術(shù)提高了計(jì)算機(jī)的速度；B.若主存由兩部分組成，容量分別為2n和2m，則主存地址共需要n+m位；C.閃存是一種高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器；D.存取時(shí)間是指連續(xù)兩次讀操作所需最小時(shí)間間隔。2021/6/272028、下列說法中正確的是(C)。A.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B.半導(dǎo)體DRAM是易失性的，而SRAM則不是；C.SRAM只有在電源不掉的時(shí)候，所存信息是不易失的。29、通常計(jì)算機(jī)的內(nèi)存儲(chǔ)器可采用(A)。A.RAM和ROM；B.ROM；C.RAM。2021/6/272130、DRAM地址分兩次輸入（行選通RAS*和列選通CAS*）的目的是(B)。A.縮短讀/寫時(shí)間；B.減少芯片引出端線數(shù)；C.刷新。31、SRAM寫入數(shù)據(jù)的條件是(A)。A.寫入的地址應(yīng)比寫控制信號(hào)（R/W*=0）早到達(dá)；B.寫入的地址應(yīng)與寫控制信號(hào)（R/W*=0）同時(shí)到達(dá)；C.寫入的地址應(yīng)比寫控制信號(hào)（R/W*=0）遲到達(dá)。2021/6/272232、如果一個(gè)存儲(chǔ)單元被訪問，這個(gè)存儲(chǔ)單元有可能很快會(huì)再被訪問，這種特性稱為(A)。A.時(shí)間局部性；B.空間局部性；C.程序局部性；D.數(shù)據(jù)局部性。33、如果一個(gè)存儲(chǔ)單元被訪問，這個(gè)存儲(chǔ)單元及其鄰近的存儲(chǔ)單元有可能很快會(huì)被訪問，這種特性稱為(B)。ABCD同上題。2021/6/272334、下列元件中存取速度最快的是(B)。A.Cache；B.寄存器；C.內(nèi)存；D.外存。35、下面所述不正確的是(C)。A.隨機(jī)存儲(chǔ)器可以隨時(shí)存取信息，掉電后信息丟失；B.在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)；C.內(nèi)存中存儲(chǔ)的信息均是不可改變的；D.隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。2021/6/272436、640KB的內(nèi)存容量為(C)。A.640000字節(jié)；B.64000字節(jié)；C.655360字節(jié)；D.32000字節(jié)。37、若存儲(chǔ)器中有1K個(gè)存儲(chǔ)單元，采用雙譯碼（二維譯碼、重合尋址法）方式時(shí)將有譯碼輸出線(D)條。A.1024；B.0；C.32；D.64。2021/6/272538、組成2M×8bit的內(nèi)存，可以使用(C)。A.1M×8bit進(jìn)行并聯(lián)；B.1M×4bit進(jìn)行串聯(lián)；C.2M×4bit進(jìn)行并聯(lián)；D.2M×4bit進(jìn)行串聯(lián)。39、RAM芯片串聯(lián)時(shí)可以(B)。A.增加存儲(chǔ)器字長(zhǎng)；B.增加存儲(chǔ)單元數(shù)量；C.提高存儲(chǔ)器速度；D.降低存儲(chǔ)器的平均價(jià)格。2021/6/272640、下列有關(guān)高速緩沖存儲(chǔ)器Cache的說法正確的是(B)。A.只能在CPU之外；B.CPU內(nèi)外都可以設(shè)置Cache；C.只能在CPU之內(nèi)；D.若存在Cache，CPU就不能再訪問主存。2021/6/2727二、判斷題1、多體交叉存儲(chǔ)器主要解決擴(kuò)充容量的問題。(錯(cuò))2、雙端口存儲(chǔ)器之所以能高速讀寫，是因?yàn)椴捎昧肆魉夹g(shù)。(錯(cuò))3、在CPU和內(nèi)存之間增加cache的目的是為了增加內(nèi)存容量，同時(shí)加快存取速度。(錯(cuò))4、CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)體的容量決定的，容量越大，訪問存儲(chǔ)器所需時(shí)間越長(zhǎng)。(錯(cuò))2021/6/27285、因?yàn)镈RAM是破壞性讀出，必須不斷地刷新。(錯(cuò))6、RAM中的任何一個(gè)單元都可以隨時(shí)訪問。(對(duì))7、ROM中的任何一個(gè)單元不能隨機(jī)訪問。(錯(cuò))8、一般情況下，ROM和RAM在主存儲(chǔ)器中是統(tǒng)一編址的。(對(duì))9、在當(dāng)今的計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器是數(shù)據(jù)傳送的中心，但訪問存儲(chǔ)器的請(qǐng)求是由CPU或I/O發(fā)出的。(對(duì))2021/6/272910、EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種。(錯(cuò))11、DRAM和SRAM都是易失性半導(dǎo)體存儲(chǔ)器。(對(duì))12、Cache存儲(chǔ)器的內(nèi)容是執(zhí)行程序時(shí)逐步調(diào)入的。(對(duì))13、雙端口存儲(chǔ)器在左右端口數(shù)據(jù)碼相同的時(shí)候會(huì)發(fā)生讀/寫沖突。(錯(cuò))14、計(jì)算機(jī)的存儲(chǔ)系統(tǒng)采用分級(jí)存儲(chǔ)體系的目的是解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾。(對(duì))15、雙端口存儲(chǔ)器是并行存儲(chǔ)器的一種。(錯(cuò))2021/6/2730三、綜合題1、指出下列存儲(chǔ)器哪些是易失性的？哪些是非易失性的？哪些是破壞性讀出的？哪些是非破壞性讀出的？SRAM，DRAM，Cache，磁盤，光盤2、通常情況下SRAM由哪幾部分組成？簡(jiǎn)述各部分的作用。解答要點(diǎn)：存儲(chǔ)體，地址譯碼驅(qū)動(dòng)電路，I/O電路（讀寫電路），控制電路。3、與SRAM相比，DRAM在電路組成上有什么不同之處？2021/6/2731【解答】DRAM還要有動(dòng)態(tài)刷新電路；另外，一般DRAM地址引線一般只有一半（約），用RAS、CAS來區(qū)分接收的是行地址或列地址；DRAM沒有CS引腳，芯片擴(kuò)展時(shí)用RAS（、CAS）代替其作用。2021/6/27324、設(shè)有存儲(chǔ)器容量為1MB，字長(zhǎng)為32位，若按以下方式編址，請(qǐng)寫出地址寄存器、數(shù)據(jù)寄存器各為多少位？編址范圍為多大？（1）按字節(jié)編址；（2）按半字編址；（3）按字編址?！窘獯稹浚?）20，32，0~（1M-1）（2）19，32，0~（512K-1）（3）18，32，0~（256K-1）2021/6/2733A9~A0CS2114-1WEI/O3~I/O0A9~A0A9~A0A9~A0CSCSCS2114-22114-32114-4WEWEWEI/O3~I/O0I/O3~I/O0I/O3~I/O0與與與…………R/WD7┇D0A15A14~A10A9~A0CPUMREQ5、有4片Intel2114芯片，如圖連接。問：第5題圖4片2114的連接2021/6/2734

（1）圖示的連接組成了幾部分存儲(chǔ)區(qū)域？共有多大的存儲(chǔ)容量？字長(zhǎng)是多少？【解答】圖中組成了兩部分存儲(chǔ)區(qū)域；容量為2K×8，即字長(zhǎng)8位。（2）寫出每部分存儲(chǔ)區(qū)域的地址范圍?！窘獯稹?/p>

第1、2片2114地址范圍是——FC00H~FFFFH（A15~A10=111111）；第3、4片2114地址范圍是——7C00H~7FFFH（A15~A10=011111）。2021/6/2735

（3）說明圖中存儲(chǔ)器的地址是否連續(xù)，若不連續(xù)，怎樣修改才能使存儲(chǔ)器的地址是連續(xù)的？【解答】圖中存儲(chǔ)器的地址不是連續(xù)的；可以將圖中的A15與A10接線顛倒一下，原來的7C00H~7FFFH（A15~A10=011111）就變?yōu)镕800H~FBFFH（A15~A10=111110），與另一部分FC00H~FFFFH成為地址連續(xù)的存儲(chǔ)器。2021/6/27366、某DRAM芯片內(nèi)部的存儲(chǔ)元為128×128結(jié)構(gòu)。該芯片每隔2ms至少要刷新一次。且刷新是順序?qū)?28行的存儲(chǔ)元進(jìn)行的。設(shè)存儲(chǔ)周期為500ns。求其刷新的開銷（也即進(jìn)行刷新操作的時(shí)間所占的百分比）?！窘獯稹?00×128=64000ns64/2000=3.2%2021/6/27377、試用Intel2116（16K×1位DRAM，邏輯符號(hào)如圖）構(gòu)成64K×8bit的存儲(chǔ)器，該存儲(chǔ)器采用奇偶校驗(yàn)。（1）求共需要多少片2116芯片？（2）畫出存儲(chǔ)體連接示意圖；（3）寫出各芯片RAS*和CAS*的形成條件；RAS*CAS*A6~A0WE*16K×1bitDinDoutIntel2116（4）若芯片內(nèi)部存儲(chǔ)元排列成128×128的矩陣，芯片刷新周期2ms，采用異步刷新方式，問存儲(chǔ)器的刷新信號(hào)周期是多少？2021/6/2738【解答】（1）16K×1位——64K×8位作8片位擴(kuò)展得16K×8的模板；再用4塊該模板進(jìn)行字?jǐn)U展得64K×8的存儲(chǔ)器?！喙残枰?+1）×4=36片2116芯片。（2）存儲(chǔ)器連接示意圖如下：RAS*CAS*A6~A0WE*16K×1bitDinDoutIntel2116Intel2116的邏輯符號(hào)2021/6/273916KX1123456789WE*RAS3*CAS3*A6~A0（A13~A7）16KX1WE*DoutD8~D0RAS2*CAS2*R/WDinWE*16KX116KX1RAS0*CAS0*RAS1*CAS1*WE*Y0Y1Y2Y3A14A15與與t1t2RAS0*CAS0*t2=t1+△t2021/6/2740【解答續(xù)】（3）各片RAS*、CAS*的形成條件：RAS0*=（A15*?A14*?t1）*CAS0*=（A15*?A14*?t2）*RAS1*=（A15*?A14?t1）*CAS1*=（A15*?A14?t2）*RAS2*=（A15?A14*?t1）*CAS2*=（A15?A14*?t2）*RAS3*=（A15?A14?t1）*CAS3*=（A15?A14?t2）*注意：*代表邏輯非（低電平信號(hào)）2021/6/2741解答續(xù)：（4）128行的刷新。異步刷新即2ms內(nèi)分散地將128行刷新一遍。刷新信號(hào)周期為：2ms/128≈15.6s；即每隔15.6s

產(chǎn)生一次刷新請(qǐng)求，刷新一行。2021/6/27428、描述CPU訪問存儲(chǔ)器的步驟。【解答】

（1）通過地址總線送出存儲(chǔ)單元的地址；（2）通過控制總線發(fā)出讀/寫命令；（3）通過數(shù)據(jù)總線進(jìn)行信息交換。9、試說明雙端口存儲(chǔ)器的結(jié)構(gòu)特點(diǎn)和工作過程。解答要點(diǎn)：結(jié)構(gòu)特點(diǎn)——每個(gè)芯片有兩組相互獨(dú)立的讀寫控制電路（端口）。每個(gè)端口與普通RAM類似，較特別的是BUSY信號(hào)，低電平有效時(shí)端口關(guān)閉，禁止訪問。是一種并行存儲(chǔ)器（空間）。2021/6/2743雙端口存儲(chǔ)器工作過程：分兩個(gè)端口地址不同和地址相同的兩種情況說明；后一種情況即讀寫沖突時(shí)，由雙口存儲(chǔ)器內(nèi)部的仲裁器根據(jù)兩個(gè)端口的CS（片選）信號(hào)或地址信號(hào)到達(dá)的先后次序的細(xì)微差別決定訪問優(yōu)先權(quán)由哪個(gè)端口取得。2021/6/274410、設(shè)有兩種RAM芯片：128K×8位8片，512K×8位2片。試用這些芯片構(gòu)成512K×32位的存儲(chǔ)器，給出簡(jiǎn)單的文字設(shè)計(jì)方案?！窘獯稹堪搭}意必須使用所給全部芯片。2片512K×8位的芯片并聯(lián)構(gòu)成512K×32位的存儲(chǔ)器的高16位；8片128K×8位的芯片構(gòu)成512K×32位的存儲(chǔ)器的低16位（串并聯(lián)結(jié)合：每2片位并聯(lián)得一組，4組作地址串聯(lián)）；用一片2-4譯碼器對(duì)A18A17譯碼,該譯碼器的輸出端分別連接上述4組的片選端；A16~A0進(jìn)行128K×8位芯片的片內(nèi)尋址；而前面2片512K×8位的芯片片內(nèi)尋址使用A18~A0。2021/6/274511、某微機(jī)的尋址范圍是64KB，由8片8K×8位的芯片組成。（1）請(qǐng)寫出每個(gè)芯片的尋址范圍；【解答】

第1片0000H~1FFFH

第2片2000H~3FFFH

第3片4000H~5FFFH

第4片6000H~7FFFH

第5片8000H~9FFFH

第6片A000H~BFFFH

第7片C000H~DFFFH

第8片E000H~FFFFH2021/6/2746（2）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪個(gè)芯片存放8KB的數(shù)據(jù)，以A000H為起始地址的芯片中都有與之相同的數(shù)據(jù)，請(qǐng)分析故障原因；（3）若發(fā)現(xiàn)譯碼器輸入中的地址線A13與CPU斷開并始終搭到高電平上，問后果將會(huì)怎樣？【解答】要點(diǎn)說明。2021/6/274712*、用2K×8位的SRAM芯片設(shè)計(jì)一個(gè)8K×16位的存儲(chǔ)器：15870字節(jié)1字節(jié)0字節(jié)3字節(jié)2字節(jié)5字節(jié)4字地址（D）024………………奇字節(jié)偶字節(jié)B為CPU的一個(gè)控制端。當(dāng)B=0時(shí)訪問16位數(shù)（字訪問）；當(dāng)B=1時(shí)訪問8位數(shù)（字節(jié)訪問）。2021/6/2748【解答】

（1）字節(jié)訪問的該存儲(chǔ)器（8K×16位）需地址線條數(shù)為—14條；15870字節(jié)1字節(jié)0字節(jié)3字節(jié)2字節(jié)5字節(jié)4字地址（D）024………………奇字節(jié)偶字節(jié)（2）并聯(lián)2片2K×8的SRAM為2K×16的模塊，使用地址線為—A11~A1共11條；此時(shí)，與以往并聯(lián)不同的是兩個(gè)并聯(lián)芯片的CS端不能接在一起；并聯(lián)圖如下：2021/6/27492K×82K×8A11~A188D15~D0CS2*CS1*奇存儲(chǔ)體偶存儲(chǔ)體BA0CS1CS2訪問方式說明0011訪問16位字0100不訪問1010訪問偶存儲(chǔ)體1101訪問奇存儲(chǔ)體（3）分析訪問需求的真值表如下：（4）由4個(gè)2K×16模塊擴(kuò)展成8K×16—A13、A12經(jīng)2/4譯碼器選擇4個(gè)上述模塊；4個(gè)譯碼輸出端Y0*、Y1*、Y2*和Y3*與A0、B組合生成CS1*、CS2*、

CS3*、CS4*、CS5*、

CS6*、CS7*和CS8*

。2021/6/2750由真值表得CS表達(dá)式：CS1*=A0，CS2*=A0

B；以地址分析說明訪問方式：BA11A10………A1A0000………00訪問某字100………00訪問偶字節(jié)000………01不能訪問100………01訪問奇字節(jié)2021/6/2751A0CPUBA1A11~A12A13Y0Y1Y2Y3與與與與與與與與異或CS1*CS8*CS7*CS6*CS5*CS2*CS3*CS4*2/4譯碼器習(xí)題12：片選信號(hào)生成的邏輯圖2021/6/275213、假如CPU按以下地址相繼訪問存儲(chǔ)器（以十進(jìn)制表示）：0000，0005，0010，…，0285存儲(chǔ)器為4體交叉存儲(chǔ)器，求它比單體存儲(chǔ)器平均訪問速率提高多少？【解答】訪問地址間隔為5，4體交叉存儲(chǔ)器中相繼訪問的地址在不同的存儲(chǔ)體中；每隔1/4存儲(chǔ)周期輪流啟動(dòng)各存儲(chǔ)體，訪問速率提高到單體存儲(chǔ)器的4倍。2021/6/275314、如果從4體交叉存儲(chǔ)器取出16個(gè)地址連續(xù)編號(hào)的數(shù)據(jù)，一個(gè)體的存取周期為T，總共需要多少時(shí)間？【解答】T+15×1/4T=4.75T15、在一個(gè)8體交叉存儲(chǔ)器中，如果CPU按以下次序相繼訪問存儲(chǔ)器，其平均訪問速率比單體提高多少？2021/6/2754（1）00018，00028，00038，…,01008（2）00028，00048，00068，…,02008（3）10038，10068，10118，…,13008【解答】（1）相繼訪問的地址選中8個(gè)不同分體，8體重疊工作——8倍；（2）4體并行工作——4倍；（3）8體并行——8倍（提示：分體號(hào)將以3、6、1、4、7、2、5、0循環(huán)）。

2021/6/275516、設(shè)某計(jì)算機(jī)的cache采用4路組相聯(lián)映射，已知cache容量為16KB，主存容量為2MB，每塊8個(gè)字，每字32位，請(qǐng)回答：（1）主存地址多少位（按字節(jié)編址），各字段如何劃分（各需多少位）？（1）【解答】主存地址按字節(jié)編址為21位。

2MB/16KB=128，即主存按cache大小分成128個(gè)區(qū)，故區(qū)號(hào)地址段占7位；

2021/6/2756區(qū)號(hào)組號(hào)塊內(nèi)地址塊號(hào)字節(jié)地址7位7位2位3位2位4路組相聯(lián)指每組內(nèi)有4塊，故塊號(hào)地址段占2位；每塊8個(gè)字，故塊內(nèi)字地址字段占3位；每個(gè)字32位即4個(gè)字節(jié)，故字內(nèi)的字節(jié)尋址字段占2位；以上共計(jì)為7+2+3+2=14（位）；21-14=7（位）為組號(hào)地址段所占位數(shù)。主存字塊標(biāo)記9位組地址7位字塊內(nèi)地址5位2021/6/2757

（2）設(shè)cache起始為空，CPU從主存單元0，1，…，100依次讀出101個(gè)字（一次從主存讀一個(gè)字），并按此重復(fù)11次，問命中率為多少？若cache速度為主存的5倍，問采用cache與無cache比較速度提高多少倍？(設(shè)某計(jì)算機(jī)的cache采用4路組相聯(lián)映射，已知cache容量為16KB，主存容量為2MB，每塊8個(gè)字，每字32位)（2）解答：讀出101個(gè)字并重復(fù)11次的訪存次數(shù)：101X11=1111次；其中訪問cache的未命中次數(shù)為：13次；∴命中率應(yīng)為：（1111-13）/1111≈98.8%2021/6/2758

有無cache的速度提高倍數(shù)的計(jì)算：設(shè)cache、主存的存取周期分別為Tc、Tm，依題意有：Tm=5Tc；1111xTm/（13Tm+1098Tc）=1111x5Tc/（13x5Tc+1098Tc）=5555/1163≈4.78倍。2021/6/275917、設(shè)某計(jì)算機(jī)采用直接映射cache，已知容量為4096B。若CPU依次從主存單元0，1，…99和4096，4097，…，4195交替取指令，循環(huán)執(zhí)行10次，問命中率為多少？【解答】命中率為0。2021/6/276018、某機(jī)主存容量為8個(gè)塊，Cache容量為4個(gè)塊，采用直接地址映射，程序開始運(yùn)行時(shí)，Cache內(nèi)容為空。今執(zhí)行下列主存塊地址序列：0、2、1、5、4、6、4、7、1、2、4、1、3、7、4。請(qǐng)列出每次訪問后Cache中各塊分配情況、Cache命中情況及命中率。2021/6/2761Cache中4個(gè)塊的分配情況表訪問順序123456789101112131415地址序列第0塊第1塊第2塊第3塊命中情況021546471241374X02X012X052X452X456X456√4567X4167X4127X4127√4127√4123X4127X4127√04÷15=27%?！窘獯稹糠椒ǎ鹤鞅斫y(tǒng)計(jì)。結(jié)果——27%。2021/6/276219、設(shè)CPU共有16根地址線和8根數(shù)據(jù)線，并用MREQ*作為訪存控制信號(hào)，WR*作為讀/寫命令信號(hào)（高電平讀，低電平寫）。設(shè)計(jì)一個(gè)容量為32KB、地址范圍為0000H~7FFFH且采用低位交叉編址的四體并行存儲(chǔ)器。要求：（1）采用8K×8