《電子技術基礎》課件1課題十四

第14章模/數(shù)和數(shù)/模轉換14.1D/A轉換14.2A/D轉換14.1D/A轉換1.權電阻D/A轉換電路

權電阻D/A轉換網絡的原理電路如圖14.1所示。集成運放反相輸入端為“虛地”，每個開關可以切換到兩個不同的位置，切換到哪個位置由相應位數(shù)字量控制。當數(shù)字量為“1”時，開關接ER；當數(shù)字量為“0”時，開關接地。14.1.1轉換電路

圖14.1權電阻D/A轉換網絡

選擇權電阻網絡中電阻的阻值時，應該使流過該電阻的電流與該電阻所在位的權值成正比。這樣，從最高位到最低位，每一位對應的電阻值應是相鄰高位的2倍，使各支路電流從高位到低位逐位遞減1/2。當輸入二進制數(shù)碼中某一位Bi=1時，開關Si接至基準電壓ER，這時在相應的電阻Ri支路上產生電流為

當Bi=0時,開關Si接地，電流Ii=0。因此，第i路的電流為總的輸出電流輸出電壓2.R-2RT型D/A轉換電路

圖14.2是R-2RT型D/A轉換電路的原理電路。與權電阻D/A轉換電路一樣，二進制碼Bi控制著開關Si的位置。Bi為1，Si接ER；Bi為0，Si接地。

圖14.2R-2RT型D/A轉換電路集成運放反相輸入端為“虛地”。因此，從兩端的T型節(jié)點開始，向中間逐節(jié)點推算，很容易得到：當Bi=1,其余位均為0時，從節(jié)點i向左向右看的電阻都是2R，這樣,從開關Si經2R支路流進節(jié)點的電流等分后分別向左向右流出,其等效電路如圖14.3所示。圖14.3某模擬開關接ER，其它開關接地時等效電路

由等效電路可求出，接電源支路所提供的電流均為Ii=EＲ/3R。而且這個電流在流向集成運放反相輸入端的途中，每經過一個節(jié)點，電流要減小一半，這可以用疊加定理說明。假定其它各開關都接0，那么（1/2）Ii向右流過橫著的電阻后,向右向下看的等效電阻都是2R,它們將電流等分。二進制碼最高位對集成運放輸入端方向的電流為二進制碼控制的各開關對集成運放輸入端產生的總電流為輸出電壓為其它各位產生的電流逐位減小一半，依次為3.倒置T型D/A轉換電路

R-2RT型D/A轉換電路中,數(shù)字信號各位的傳輸時間不同，因而輸出端會產生尖峰效應。倒置T型D/A轉換電路可以克服這種缺點。這種電路的原理圖如圖14.4所示。

圖14.4倒置T型D/A轉換電路

集成運放反相輸入端為“虛地”，所以，不論開關切換到哪個位置，2R上端都接了0電位。這樣，從電阻網絡左端開始,用串并聯(lián)方法可以得到從ER看進去的對地的等效電阻為R。這樣，從參考電源ER流進電阻網絡的電流為I=ER/R。

該電路工作時,在前一組二進制碼切換到后一組二進制碼時,各位碼對應的電流同時到達集成運放輸入端,因而不會產生尖峰效應。用與分析R-2RT型D/A轉換電路類似的方法可知，每經過一個節(jié)點,經過電阻向上流的電流減小一半,正好反映了二進制各位碼應滿足的位權關系。因此，可直接寫出14.1.2集成D/A轉換器

DAC0830系列包括DAC0830，DAC0831，DAC0832。下面以DAC0832為例說明其基本工作過程。

DAC0832方框圖及引線圖如圖14.5所示。芯片內含有一個八位D/A轉換電路，由倒T型電阻網絡和電子開關組成。還包括一個八位的輸入寄存器和一個八位的DAC寄存器。當DAC寄存器中的數(shù)字信號在進行D/A轉換時，下一組數(shù)字信號可存入輸入寄存器，這樣可提高轉換速度。芯片外接集成運放,將轉換成的模擬電流信號放大后轉變成電壓信號輸出。

圖14.5DAC0832原理框圖和引線排列圖(a)原理框圖；(b)引線排列圖各引腳功能簡要說明如下：

(1）D0～D7：八位數(shù)字數(shù)據(jù)輸入，D7為最高位，D0為最低位。（2）Iout1:模擬電流輸出端。（3）Iout2:模擬電流輸出端，接地。（4）Rf:若外接的集成運放電路增益小，則在該引出端與集成運放輸出端之間加接電阻；若外接的集成運放電路增益足夠大，則不必外接電阻，直接將該引出端與運放輸出端相連。

（5）Uref:基準參考電壓端，在+10V～-10V之間選擇。

(6）UCC:電源電壓端，在+5V～+15V之間選擇，+15V最佳。

(7）DGND：數(shù)字電路接地端。

(8）AGND：模擬電路接地端，通常與DGND相接。(9）：片選信號，低電平有效。

(10）：DAC寄存器的傳送控制信號，低電平有效。

(11）：DAC寄存器的寫入控制信號。1.抽樣保持

抽樣就是對模擬信號在有限個時間點上抽取樣值。圖14.6示出了A/D轉換電路框圖。14.2A/D轉換14.2.1轉換步驟

圖14.6A/D轉換電路框圖抽樣電路是一個模擬開關，uA是模擬信號，模擬開關在抽樣脈沖us作用下不斷地閉合和斷開。開關閉合時，uo1=uA；開關斷開時，uo1=0。這樣，在抽樣電路輸出端得到一系列在時間上不連續(xù)的脈沖。抽樣值要經過編碼形成數(shù)字信號，這需要一段時間，因為數(shù)字信號的各位碼是逐次逐位編出的。在編碼的這段時間里，抽樣值作為編碼的依據(jù)，必須恒定。保持電路的作用，就是使抽樣值在編碼期間保持恒定。對圖14.6所示的這種保持電路來說，模擬信號源內阻及模擬開關的接通電阻應很小，它們與電容C組成的電路的時間常數(shù)應非常小，以保證在模擬開關閉合期間，電容C上的電壓能跟蹤抽樣值變化。保持電容后面接著由集成運放組成的跟隨器。這種跟隨器的輸入阻抗極大，電容上保持的電壓經該阻抗的放電極少，不會造成影響。圖14.7示出了從抽樣到保持的信號波形。t0、t１…時間點上的豎直線表示在該時刻的抽樣值，而階梯波表示抽樣值經保持電路展寬以后的波形。圖14.7保持電路輸出波形

可以看出，當抽樣頻率足夠高的時候，保持電路輸出的階梯波就逼近原模擬信號。事實上，由數(shù)字信號恢復成模擬信號的時候，就是根據(jù)數(shù)字信號還原出這種形狀逼近原模擬信號的階梯波的。為了使還原出來的模擬信號不失真，對抽樣頻率fs的要求為

式中，fmax是被抽樣的模擬信號所包含的信號中頻率最高的信號的頻率。

2.量化編碼

抽樣保持電路得到的階梯波的幅值有無限多個值，無法用位數(shù)有限的數(shù)字信號完全表達。我們可以選定一個基本單元電平，將其稱為基本量化單位。用基本量化單位對抽樣值進行度量，如果在度量了n次后，還剩下不足一個基本量化單位的部分，就根據(jù)一定的規(guī)則，把剩余部分歸并到第n或第n+1個量化電平上去。這樣，所有的抽樣值都是有限個離散值集合之一。像這樣將抽樣值取整歸并的方式及過程就叫“量化”。將量化后的有限個整值編成對應的數(shù)字信號的過程叫“編碼”。

14.2.2A/D轉換電路

1.逐次逼近式A/D轉換電路

圖14.8是三位逐次逼近型A/D轉換電路。圖中，

F1～F5這5個D觸發(fā)器構成環(huán)形計數(shù)器，F(xiàn)A～FC是逐次逼近寄存器，1～5號門組成控制邏輯電路，三位DAC電路是把三位二進制數(shù)字碼轉換成對應模擬信號的D/A轉換電路,uA是保持電路送來的樣值電壓。其工作過程如下：圖14.8三位逐次比較型A/D轉換電路初始狀態(tài),環(huán)形計數(shù)器被復位脈沖置成Q1～Q5=10000。此時,FA的S=1,R=0,FB、FC觸發(fā)器的S=0,R=1。這里,之所以討論FA、FB、FC的S和R,是因為下一個CP脈沖觸發(fā)沿到來時，將根據(jù)這三個觸發(fā)器的R和S來決定三個觸發(fā)器的新狀態(tài)。第一個CP脈沖輸入：Q1～Q5=01000,QAQBQC=100。三位DAC電路又把100轉換成對應的模擬電壓uf，送入比較器與實際的模擬信號uA進行比較，若uA≥uf，C=0;否則，C=1。

FA的S=0,R=Q2·C=C,FB的S=1,R=0,FC的S=R=0。第二個CP脈沖輸入：若上次比較器輸出為0,則這次的QQAQBQC=110;若上次比較器輸出為1,則這次的QAQBQC=010。

DAC電路再將110或010轉換成的新模擬信號uf送入比較器與實際的模擬信號uA進行比較。同樣，比較器的輸出C可能為0,也可能為1。環(huán)形計數(shù)器的狀態(tài)Q1～Q5=00100,這使FA的S=0,R=0,FB的S=0,R=CQ3+Q1=CQ3=C;FC的S=1,R=0。第三個CP脈沖輸入：FA的狀態(tài)不變,FC的狀態(tài)變?yōu)?。若上次比較器輸出為0,這次FB維持1狀態(tài)不變,QAQBQC=111/011;若上次比較器輸出為1,這次FB的狀態(tài)就為0,QAQBQC=101/001。

DAC電路再進行轉換,比較器再進行比較,比較器又輸出0或1。環(huán)形計數(shù)器的狀態(tài)Q1～Q5=00010,這使FA、FB的S=0,R=0;FC的S=0,R=CQ4+Q1=C。第四個CP脈沖輸入：FA和FB狀態(tài)不變。若上次比較器輸出為0,這次FC維持1狀態(tài)不變,QAQBQC的狀態(tài)為111/011或101/001，保持不變;若上次比較器輸出為1,這次FC的狀態(tài)就由1變0,QAQBQC的狀態(tài)就為100/000。環(huán)形計數(shù)器的狀態(tài)Q1～Q5=00001,打開了輸出端的三個與門,將最后轉換成的三位二進制碼ABC輸出。第五個CP脈沖輸入：環(huán)形計數(shù)器的狀態(tài)回復到Q1～Q5=10000的初始狀態(tài),準備對下一次模擬信號抽樣值進行轉換。下面舉例說明這種編碼過程。設輸入模擬信號uA的滿量程值為12V,用三位二進制編碼,碼值QAQBQC與uA之間的對應關系如表14.1所示。表14.1設抽樣保持值為6.8V。編碼過程如下：起始復位:Q1～Q5=10000,FA的S=1,R=0;FB、FC的S=R=0。第一個CP脈沖輸入：QAQBQC=100,Q1～Q5=01000。經DAC變換后,對應于碼值100的模擬信號uf為7.5V,uA<uf，比較器輸出1。這樣,FA的S=0,R=Q2，C=1,FB的S=1,R=0,FC的S=R=0。第二個CP脈沖輸入：QAQBQC=010,Q1～Q5=00100。碼值010經DAC變換后,uf=4.5V,uA>uf,比較器輸出0。此時,FA、FB的R和S都為0，F(xiàn)C的S=1,R=0。第三個CP脈沖輸入：QAQBQC=011,Q1～Q5=00010。碼值011經DAC變換后,

uf=6.8V,uA>uf,比較器輸出0。此時,FA、FB、FC的R和S都為0。下一個CP脈沖到達時，它們的狀態(tài)全不變。第四個CP脈沖輸入：QAQBQC=011,Q1～Q5=00001。QAQBQC是最后編成的碼。第五個CP脈沖輸入：恢復初態(tài)。

2.雙積分型A/D電路原理電路如圖14.9所示，由積分器、比較器、計數(shù)器及控制電路組成。所謂雙積分，是指積分器要用兩個極性不同的電源進行兩個不同方向的積分。波形圖如圖14.10所示。圖14.9雙積分型A/D轉換器原理框圖

圖14.10雙積分A/D轉換電路的工作波形轉換之前，將計數(shù)器清零，開關SA2閉合，電容放電到零，積分器反相輸入端是“虛地”,積分器輸出uo1=0。轉換開始，邏輯控制電路使開關SA2斷開，開關SA1接通抽樣保持電路，輸入樣值uA。積分電流為uA/R，方向從左向右，由于恒流充電，電容C上電壓線性變化，uo1線性下降，如圖14.10中從t=0到t=t1所示。由于uo1是負值，比較器輸出高電平，開放計數(shù)控制門，計數(shù)器由零開始計數(shù)。當計數(shù)器計到QnQn-1

…Q0=10…0時，Qn由低變高，觸發(fā)開關SA1切換到接通基準電壓-UR的位置?？梢姡娙菔嵌〞r充電，充電時間為2n個計數(shù)脈沖周期。顯然，樣值uA越大，積分電流就越大，uo1的絕對值就越大。圖14.10中,實線示出的為uA較大時的uo1

的波形。在開關SA1接通-UR的同時，計數(shù)器又從零開始計數(shù)。電容放電，放電電流UR/R是恒流,方向從右向左，uo1

線性上升。不論放電開始時uo1

的絕對值是大是小，uo1絕對值下降的速度都一樣，即放電曲線斜率不變，如圖14.10中t從t1到t2之間的波形所示。

由于實際電路中必須保證|UR|>uA，故電容的放電電流比充電電流大，放電比充電快。計數(shù)器尚未計到Qn=1時，電容就放電完畢，并反向充上少量電荷，使uo1

變?yōu)檎?。當uo1

稍大于0時,uo2

就變?yōu)榈碗娖?，封鎖了計數(shù)控制門，計數(shù)器停止計數(shù)。此時，計數(shù)器的即時計數(shù)值Qn-1

…Q0就是抽樣值uA對應的二進制數(shù)字編碼。當取樣值是負值時，基準電壓應為正值。工作原理與上述分析過程相同，只是所有相關電流方向和電壓極性與上述樣值是正值時相反。

3.集成A/D轉換電路集成A/D轉換電路很多，下面介紹兩種。

1）ADC0809ADC0809內部基本電路是逐次比較型A/D轉換電路，其原理框圖及芯片引腳排列圖如圖14.11（a）、(b)所示。圖