《計(jì)算機(jī)組成與結(jié)構(gòu)》教學(xué)大綱

《計(jì)算機(jī)組成與結(jié)構(gòu)》

教學(xué)大綱

安徽大學(xué)計(jì)算機(jī)學(xué)院

—OO六年4月

《計(jì)算機(jī)組成與結(jié)構(gòu)》教學(xué)大綱

I前言

課程性質(zhì)與設(shè)置目的要求

《計(jì)算機(jī)組成與結(jié)構(gòu)》是計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程專業(yè)的一門主干課程，本課程以

馮.諾依曼計(jì)算機(jī)模型作為教學(xué)起點(diǎn)，介紹計(jì)算機(jī)的組織結(jié)構(gòu)和工作原理，剖析計(jì)算機(jī)的運(yùn)

算器、存儲(chǔ)器、控制器和輸入輸出設(shè)備的組成、工作原理與相互關(guān)系。

設(shè)置本課程的目的是使學(xué)生對(duì)計(jì)算機(jī)的內(nèi)部結(jié)構(gòu)、功能部件、功能特征、性能以及交

互方式全面掌握，使學(xué)生掌握計(jì)算機(jī)常用的邏輯器件、部件的原理、參數(shù)及使用方法，學(xué)懂

簡(jiǎn)單、完備的單臺(tái)計(jì)算機(jī)的基本組成原理，學(xué)習(xí)計(jì)算機(jī)設(shè)計(jì)中的入門性知識(shí)，掌握維護(hù)、使

用計(jì)算機(jī)的基本技能。

學(xué)習(xí)本課程的要求是：通過本課程的學(xué)習(xí)和課程配套的系列實(shí)驗(yàn)之后，學(xué)生不應(yīng)當(dāng)把計(jì)

算機(jī)看著一個(gè)執(zhí)行程序的黑匣子，可以從計(jì)算機(jī)的組成原理和系統(tǒng)結(jié)構(gòu)，完整說明計(jì)算機(jī)的

工作過程，并能根據(jù)計(jì)算機(jī)的特征編寫出更加高效的程序，為后繼課程的學(xué)習(xí)奠定組成與結(jié)

構(gòu)的整機(jī)硬件工作的基礎(chǔ)，

《計(jì)算機(jī)組成與結(jié)構(gòu)》是計(jì)算機(jī)類各專業(yè)的一門必修的核心課程，從課程的地位來說，

它在專業(yè)基礎(chǔ)課和專業(yè)課之間起若承上啟下的作用，應(yīng)此一般安排在《數(shù)字邏輯》和《匯編

語言》課程之后，后續(xù)課程還包括《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》、《微型機(jī)與接口技術(shù)》、《計(jì)算

機(jī)網(wǎng)絡(luò)》等。

本課程計(jì)劃總學(xué)時(shí)92學(xué)時(shí)，5學(xué)分，其中理論課72學(xué)時(shí)，4學(xué)分，實(shí)驗(yàn)課20學(xué)時(shí)，1

學(xué)分。

選用教材：計(jì)算機(jī)組成與結(jié)構(gòu)（第3版）王愛英主編清華大學(xué)出版社

教學(xué)手段：多媒體教學(xué)

教學(xué)方法：整個(gè)教學(xué)過程由授課、實(shí)驗(yàn)、作業(yè)和自學(xué)四個(gè)環(huán)節(jié)組成。

考核方法：閉卷考試

教學(xué)進(jìn)程安排表：

周次學(xué)時(shí)數(shù)教學(xué)主要內(nèi)容教學(xué)環(huán)節(jié)備注

12第1章計(jì)算機(jī)系統(tǒng)概論

2.1三種基本邏輯操作及布爾代數(shù)的基本講課

公式

2.2邏輯函數(shù)的化簡(jiǎn)

2.3邏輯門的實(shí)現(xiàn)

122.4計(jì)算機(jī)中常用的組合邏輯電路講課

222.4計(jì)算機(jī)中常用的組合邏輯電路講課

2.5時(shí)序邏輯電路

222.5時(shí)序邏輯電路講課

322.6隴列邏輯電路講課

323.1數(shù)據(jù)的表示方法和轉(zhuǎn)換講課

3.2帶符號(hào)的二進(jìn)制數(shù)據(jù)在計(jì)算機(jī)中的表示

方法及加減法運(yùn)算

423.2帶符號(hào)的二進(jìn)制數(shù)據(jù)在計(jì)算機(jī)中的表示講課

方法及加減法運(yùn)算

3.3二進(jìn)制乘法運(yùn)算

423.3二進(jìn)制乘法運(yùn)算講課+課堂討

論

523.4二進(jìn)制除法運(yùn)算講課+課堂討

論

523.4二進(jìn)制除法運(yùn)算講課+課堂討

論

623.5浮點(diǎn)數(shù)的運(yùn)算方法講課

3.6運(yùn)算部件

623.7數(shù)據(jù)校驗(yàn)碼

72課后習(xí)題習(xí)題課

724.1主存儲(chǔ)器處于全機(jī)中心地位講課

4.2主存儲(chǔ)器分類

4.3主存儲(chǔ)器的主要技術(shù)指標(biāo)

4.4主存儲(chǔ)器的基本操作

4.5讀/寫存儲(chǔ)器

824.5讀/寫存儲(chǔ)器講課

824.6非易失性半導(dǎo)體存儲(chǔ)器講課

4.8半導(dǎo)體存儲(chǔ)器的組成與控制

924.8半導(dǎo)體存儲(chǔ)器的組成與控制講課

4.9多體交叉存儲(chǔ)器

925.1指令系統(tǒng)的發(fā)展講課

5.2指令格式

1025.3數(shù)據(jù)表示講課

5.4尋址方式

1025.5指令類型講課+習(xí)題課

課后習(xí)題

II2期中考查期中測(cè)驗(yàn)

112試卷分析課堂討論

1226.1計(jì)算機(jī)的硬件系統(tǒng)講課

6.2控制器的組成

1226.2控制器的組成講課

6.3微程序控制計(jì)算機(jī)的基本工作原理

1326.3微程序控制計(jì)算機(jī)的基本工作原理講課

1326.4微程序設(shè)計(jì)技術(shù)講課

1426.4微程序設(shè)計(jì)技術(shù)講課

1426.5硬布線控制的計(jì)算機(jī)講課

1526.6控制器的控制方式講課

6.7流水線工作原理

1527.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)講課

7.2高速緩沖存儲(chǔ)器

1627.2高速緩沖存儲(chǔ)器講課

1627.2高速緩沖存儲(chǔ)器講課

1727.3虛擬存儲(chǔ)器講課

1727.4相聯(lián)存儲(chǔ)器講課

7.5存儲(chǔ)保護(hù)

182課后習(xí)題習(xí)題課

182總復(fù)習(xí)課堂討論

第1章計(jì)算機(jī)系統(tǒng)概論

一、學(xué)習(xí)目的

了解計(jì)算機(jī)的語言和與硬件的層次關(guān)系；掌握馮.諾依曼計(jì)算機(jī)模型的思想、馮氏計(jì)算

機(jī)的硬件組成和基本功能；了解計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)，從軟件、硬件兩方面描述：了解電

子計(jì)算機(jī)的發(fā)展簡(jiǎn)史；了解計(jì)算機(jī)的應(yīng)用。

第一章計(jì)劃1學(xué)時(shí)。

二、課程內(nèi)容

1.1計(jì)算機(jī)的語言

自然語言：人類相互交流信息所用的語言。

高級(jí)語言：一種和自然語言接近并能為計(jì)算機(jī)接受的語言。

機(jī)器語言：機(jī)器能直接執(zhí)行的語言（二進(jìn)制，可直接進(jìn)入內(nèi)存，由CPU執(zhí)行。）

匯編語言：符號(hào)式程序設(shè)計(jì)語言。（操作碼+地址碼）

1.2計(jì)算機(jī)的硬件

組成計(jì)算機(jī)的基本部件有中央處理器CPU（運(yùn)算器和控制器）、存儲(chǔ)器和輸入、輸出設(shè)

笛。

在計(jì)算機(jī)中，各部件間來往的信號(hào)可分成三種類型，即地址、數(shù)據(jù)和控制信號(hào)。通常這

些信號(hào)是通過總線傳送的，如圖所示。

1.3計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)（從語言功能層次劃分）

虛擬機(jī)：通過配置軟件擴(kuò)展功能后形成的與實(shí)際機(jī)無關(guān)的機(jī)器。它將提供給用戶的功能

抽象出來，脫離了物理機(jī)，

計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)

商級(jí)語言程序頁(yè)偏譯程序翻譯成

虛妝機(jī)器M4

（百奴語理機(jī)等）工也謠言或中間語言程序

酬A8M3

本假語言程序經(jīng)*濟(jì)程序U澤14

（匯編語言或中

機(jī)器浴言程序或操作系統(tǒng)謂言

向語言機(jī)器）

電損機(jī)器

M2一般用機(jī)器語言第釋操作系免訪言

（操作系統(tǒng)

語言機(jī)器）

實(shí)際機(jī)器Ml由硬件或微程序”執(zhí)行機(jī)密語m

（機(jī)器語言機(jī)器）

*注，覆程序?qū)⑷吻G6章中講述

1.4電子計(jì)算機(jī)的發(fā)展簡(jiǎn)史

1.馮.諾依曼機(jī)的基本特點(diǎn)

I)計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分組成。

2)采用存儲(chǔ)程序的方式，程序和數(shù)據(jù)放在同一存儲(chǔ)器中，由指令組成的程序可以修改。

3)數(shù)據(jù)以二進(jìn)制碼表示

4)指令由操作碼和地址碼組成。

5)指令在存儲(chǔ)器中按執(zhí)行順序存放，由指令計(jì)數(shù)器指明要執(zhí)行的指令所在的單元地址，

般按順序替增。

6）機(jī)器以運(yùn)算器為中心，數(shù)據(jù)傳送都經(jīng)過運(yùn)算器。

2.電子計(jì)算機(jī)的發(fā)展簡(jiǎn)史

3.計(jì)算機(jī)的六大分類

1.5計(jì)算機(jī)的應(yīng)用領(lǐng)域

重點(diǎn)、難點(diǎn)提示和教學(xué)手段

馮.諾依曼計(jì)算機(jī)模型的思想、馮氏計(jì)算機(jī)的硬件組成和基本功能。

四、思考與練習(xí)

馮.諾依曼結(jié)構(gòu)的特點(diǎn)是什么？

第2章計(jì)算機(jī)的邏輯部件

學(xué)習(xí)目的

1.快速?gòu)?fù)習(xí)三種基木邏輯操作及布爾代數(shù)的基木公式.邏輯函數(shù)的化簡(jiǎn)和邏輯門的實(shí)

現(xiàn)。

2.掌握計(jì)算機(jī)中常用的組合邏輯電路，尤其是算術(shù)邏輯單元的組成、工作原理和先行

進(jìn)位的方法。

3.了解時(shí)序邏輯電路。

4.基本掌握陣列邏輯電路的組成、_L作原理和解決問題的方案.

第二章計(jì)劃10學(xué)時(shí)。

二、課程內(nèi)容

2.1.三種基本邏輯操作及布爾代數(shù)的基本公式

2.2.邏輯函數(shù)的化簡(jiǎn)

1.代數(shù)化簡(jiǎn)法

2.卡諾圖化簡(jiǎn)法

2.3.邏輯門的實(shí)現(xiàn)

2.4.計(jì)算機(jī)中常用的組合邏輯電路

邏輯電路的輸出狀態(tài)僅和當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而與過去的輸入狀態(tài)無關(guān)，稱這種邏輯

電路為組合邏輯電路。常見的組合電路有加法器、算術(shù)邏輯單元、譯碼器、數(shù)據(jù)選擇器等。

I.加法器

I）半加器

不考慮進(jìn)位輸入時(shí)，兩數(shù)碼Xn,Yn相加稱為半加0

半加和Hn的表達(dá)式為：Hn=Xn-Yn+X“?Yn=Xn十Yn

2）全加器

Xn,Yn及進(jìn)位輸入Cn-1相加稱全加。

全力“和Fn和進(jìn)位輸出Cn的表達(dá)式為:

Fn=Xnr?Cn-l+XnYnC?.(+Xn/nC?.l+XnY?C..1(2.13)

Cn=XnYnCn-l+X?Y?Cn.14-XnV?Cn.|+XnYnCn-i(2.14)

全加器還可用兩個(gè)半加器來形成。Fn是An、Bn相加再和Cn-I相加的結(jié)果，其表達(dá)式為:

F?=Xn?Yn?C?.l

3）串行進(jìn)位加法器

將n個(gè)全加器相連可得n位加法器，其加法時(shí)間較長(zhǎng)。因?yàn)槠湮婚g進(jìn)位是串行傳送的,

本位全加和Fi必須等低位進(jìn)位CM來到后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)。

4）超前進(jìn)位加法器

為了提高加法器工作速度，采用“超前進(jìn)位產(chǎn)生電路”來同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快

速加法。我們稱這種加法器為超前進(jìn)位加法器。

2.算術(shù)邏輯單元

算術(shù)邏輯單元簡(jiǎn)稱ALU,是一種功能較強(qiáng)的組合邏輯電路。它能進(jìn)行多種算術(shù)運(yùn)算和邏

輯運(yùn)算。ALU的基本邏輯結(jié)構(gòu)是超前進(jìn)位加法器，它是通過改變加法器的Gi和Pi來獲得多種

運(yùn)算能力的。

如果把16位ALU中的每四位作為一組，用類似四位超前進(jìn)位加法器（圖2.8）“位間快速

進(jìn)位''的形成方法來實(shí)現(xiàn)16位ALU（由四片ALU組成）中的“組間快速進(jìn)位”，那么就能得到

16位快速ALUo

3.譯碼器

譯碼器有n個(gè)輸入變量，2n個(gè)（或少于2n個(gè)）鉆出，每個(gè)輸出對(duì)應(yīng)于n個(gè)輸入變量的一個(gè)

最小項(xiàng)。當(dāng)輸入為某一組合時(shí)，對(duì)應(yīng)的僅有一個(gè)輸出為“0”（或?yàn)?1”），其余輸出均為“I”（或

為"0”）。譯碼器的用途是把輸入代碼譯成相應(yīng)的控制電位，以實(shí)現(xiàn)代碼所要求的操作。

4.數(shù)據(jù)選擇器

數(shù)據(jù)選擇器又稱多路開關(guān)，是以“與或”門或“與或非”門為主的電路。它能在選擇信號(hào)的

作用下，從多個(gè)輸入通道中選擇某一個(gè)通道的數(shù)據(jù)作為輸出。

2.5.時(shí)序邏輯電路

時(shí)序邏輯電路不但與當(dāng)前的輸入狀態(tài)有關(guān)，而且還與電路以前的輸入狀態(tài)有關(guān)。時(shí)序

電路內(nèi)必須有存儲(chǔ)信息的記憶元件--觸發(fā)器。觸發(fā)器是構(gòu)成時(shí)序電路的基礎(chǔ)。

1.觸發(fā)器

1）電位觸發(fā)方式觸發(fā)器〔D鎖存器）

當(dāng)觸發(fā)器的同步控制信號(hào)E為約定“1”或“0”電平時(shí)，觸發(fā)器接收輸入數(shù)據(jù)，此時(shí)輸入數(shù)

據(jù)D的任何變化都會(huì)在輸出Q端得到反映；當(dāng)E為非約定電平時(shí)，觸發(fā)器狀態(tài)保持不變。

鑒于它接收信息的條件是E出現(xiàn)約定的邏輯電平，故稱它為電位觸發(fā)方式觸發(fā)器，簡(jiǎn)稱電

位觸發(fā)器。

2）邊沿觸發(fā)方式觸發(fā)器1D觸發(fā)器）

觸發(fā)器接收的是時(shí)鐘冰沖CP的某一約定跳變（正跳變或負(fù)跳變）來到時(shí)的輸入數(shù)據(jù)。在

CP=1及CP=0期間以及CP非約定跳變到來時(shí)，觸發(fā)器不接收數(shù)據(jù)。

3）主-從觸發(fā)方式觸發(fā)器（J-K觸發(fā)淵）

主?從觸發(fā)器基本上是由兩個(gè)電位觸發(fā)器級(jí)聯(lián)而成的，接收輸入數(shù)據(jù)的是主觸發(fā)器，接

收主觸發(fā)器輸出的是從觸發(fā)器，主、從觸發(fā)器的同步控制信號(hào)是互補(bǔ)的（CP和（CP）補(bǔ)）。

主從觸發(fā)器由于有計(jì)數(shù)功能，常用于組成計(jì)數(shù)器。

2.寄存器和移位寄存器

寄存器是計(jì)算機(jī)的一個(gè)重要部件，用于暫存數(shù)據(jù)?、指令等。它由觸發(fā)器和一些控制門組

成。在寄存器中，常用的是正邊沿觸發(fā)D觸發(fā)器和鎖存器。

在計(jì)算機(jī)中常要求寄存器有移位功能。如在進(jìn)行乘法時(shí)，要求將部分積右移；在將并行

傳送的數(shù)轉(zhuǎn)換成串行數(shù)時(shí)也需移位。有移位功能的寄存器稱為移位寄存器。

雙向四位移位寄存淵.它有左移，右移，并行愉入及保持功能，采用主-從R-S觸發(fā)器作

寄存元件。

3.計(jì)數(shù)器

計(jì)數(shù)器是計(jì)算機(jī)、數(shù)字儀表中常用的一種電路。

計(jì)數(shù)器按時(shí)鐘作用方式來分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器兩大類。

異步計(jì)數(shù)器中，高位觸發(fā)器的時(shí)鐘信號(hào)是由低一位觸發(fā)器的輸出來提供的，結(jié)構(gòu)筒單.

同步計(jì)數(shù)器中，各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來提供的，因此，各觸發(fā)器是同時(shí)

翻轉(zhuǎn)的，它的工作頻率比異步計(jì)數(shù)器高，但結(jié)構(gòu)較復(fù)雜.

計(jì)數(shù)器按計(jì)數(shù)順序來分，有二進(jìn)制、十進(jìn)制兩大類，在計(jì)算機(jī)中較少使用異步計(jì)數(shù)器,

這里著重介紹有并行輸入數(shù)據(jù)功能的正向同步十進(jìn)制計(jì)數(shù)器。

同步計(jì)數(shù)器是采用快速進(jìn)位方式來計(jì)數(shù)的，觸發(fā)器及實(shí)現(xiàn)快速進(jìn)位的邏輯電路是它的核

心。各觸發(fā)器LK表達(dá)式為

JA=KA=1

JB=KB=QA,QD

Jc二及二Q,\,Qi.

JDFKDFQA,QB,QC+QA,QD

2.6陣列邏輯電路

陣列邏輯電路近年米得到了迅速的發(fā)展。“陣列”是指邏輯元件在硅芯片上以陣列形式排

列，這種電路具有設(shè)計(jì)方便、芯片面積小、產(chǎn)品成品率高、用戶自編程、減少系統(tǒng)的硬件規(guī)

模等優(yōu)點(diǎn)

I.只讀存儲(chǔ)器（readonlymemory,簡(jiǎn)稱ROM）

ROM是一類重要的陣列邏輯電路，主要由全譯碼的地址譯碼器和存儲(chǔ)單元體組成，前

者是一種“與”陣列，后者則是“或”陣列，它們都以陣列形式排列。存儲(chǔ)體中寫入的信息是由

用戶事先決定的，因此是‘用戶可編程”的，而地址譯碼器則是“用戶不可編程”的。

2.可編程序邏輯陣列（programmablelogicarray,簡(jiǎn)稱PLA）

是ROM的變種，也可以說是一種新型的ROM。它和ROM不同之處是PLA的與陣列、

或陣列都是用戶可編程的。PLA在組成控制器、存儲(chǔ)固定函數(shù)以及實(shí)現(xiàn)隨機(jī)邏輯中有廣泛

的應(yīng)用。

3.可編程序陣列邏輯（programmablearraylogic,簡(jiǎn)稱PAL）

也是ROM的變種，它和ROM不同處是PAL的與陣列是用戶可編程的，而或陣處是用

戶不可編程的。

4.通用陣列邏輯（generalarraylogic,簡(jiǎn)稱GAL）

是一種比PAL功能更強(qiáng)的陣列邏輯電路。在它的輸出有一個(gè)邏輯宏單元，通過對(duì)它的

編程，可以獲得多種輸出形式，從而使功能大大增強(qiáng)。

三、重點(diǎn)、難點(diǎn)提示和教學(xué)手段

重點(diǎn)：1.算術(shù)邏輯單元的組成、工作原理和先行進(jìn)位的方法。

2.陣列邏輯電路的組成、工作原理和解決問題的方案。

難點(diǎn)：1.算術(shù)邏輯單元的工作組成、控制方式、先行進(jìn)位的原理。

2.利用陣列邏輯電路解決問題的方案。

四、思考與練習(xí)

1.74181是采用（1）進(jìn)位方式的4位并行加法器，74182是實(shí)現(xiàn)（2）進(jìn)位的進(jìn)位邏輯。

若某計(jì)算機(jī)系統(tǒng)系統(tǒng)字長(zhǎng)為64位，每4位構(gòu)成一個(gè)小組，每4個(gè)小組構(gòu)成一個(gè)大組，為實(shí)現(xiàn)小

組內(nèi)并行，大組內(nèi)并行，大組間串行進(jìn)位方式，共需要（3）片74181和（4）片74182.

2.簡(jiǎn)化圖2.23,畫出僅有清零功能的十進(jìn)制計(jì)數(shù)器。

第3章運(yùn)算方法和運(yùn)算部件

一、學(xué)習(xí)目的

1.快速?gòu)?fù)習(xí)數(shù)值的表示方法和轉(zhuǎn)換、帶符號(hào)的二進(jìn)制數(shù)據(jù)在計(jì)算機(jī)中的表示方法及加

減法運(yùn)算，使學(xué)生掌握加減法運(yùn)算的溢出判斷方式和定點(diǎn)數(shù)、浮點(diǎn)數(shù)的表示格式、表示范圍

等知識(shí)。2.掌握二進(jìn)制乘法、除法運(yùn)算的控制流程和控制邏輯框圖，了解快速乘法、除法

的原理和實(shí)現(xiàn)方法。3.掌握浮點(diǎn)數(shù)加減運(yùn)算的基本步驟，了解乘除運(yùn)算的基本方法。

4.掌握定點(diǎn)運(yùn)算部件的組成，了節(jié)浮點(diǎn)運(yùn)算部件的組成。

5.了解數(shù)據(jù)校驗(yàn)的原理，初步掌握海明校驗(yàn)、CRC校驗(yàn)的原理和基本方法。

第三章計(jì)劃16學(xué)時(shí)。

二、課程內(nèi)容

3.1數(shù)值的表示方法和轉(zhuǎn)換

I.數(shù)值型數(shù)據(jù)的表示和轉(zhuǎn)換

1）數(shù)制

2）不同數(shù)制間的數(shù)據(jù)轉(zhuǎn)換

3）數(shù)據(jù)符號(hào)的表示

2.十進(jìn)制數(shù)的編碼與運(yùn)算

1）十進(jìn)制數(shù)的編碼與運(yùn)算

2）數(shù)字串在計(jì)算機(jī)內(nèi)的表示與存儲(chǔ)

3.2帶符號(hào)的二進(jìn)制數(shù)據(jù)在計(jì)算機(jī)中的表示方法及加減法運(yùn)算

L原碼、補(bǔ)碼、反碼及其加減法運(yùn)算

1）原碼表示法

①原碼的定義

②原碼的優(yōu)缺點(diǎn)

2）補(bǔ)碼表示法

①補(bǔ)碼的定義

②補(bǔ)碼的優(yōu)缺點(diǎn)

③求補(bǔ)碼的簡(jiǎn)便方法：

正數(shù)的補(bǔ)碼同原碼，負(fù)數(shù)補(bǔ)碼一符號(hào)位:1,數(shù)值部分:絕對(duì)值求反末位加1.

3）反碼表示法

①反碼的定義

②反碼表示的注意事項(xiàng)

4）數(shù)據(jù)從補(bǔ)碼和反碼表示形式轉(zhuǎn)換成原碼

5）整數(shù)的表示形式小數(shù)點(diǎn)隱含位置不同

2.加減法運(yùn)算的溢出處理

3.定點(diǎn)數(shù)和浮點(diǎn)數(shù)

進(jìn)行算術(shù)運(yùn)算時(shí)，需指出小數(shù)點(diǎn)的位置，根據(jù)小數(shù)點(diǎn)的位置是否固定，在計(jì)算機(jī)中有兩

種數(shù)據(jù)格式：定點(diǎn)數(shù)和浮點(diǎn)數(shù)兩種表示方式.

I）定點(diǎn)數(shù)

定點(diǎn)數(shù)是指小數(shù)點(diǎn)固定在某個(gè)位置上的數(shù)據(jù)，一般有小數(shù)和整數(shù)兩種表示形式。

①定點(diǎn)小數(shù)：把小數(shù)點(diǎn)固定在數(shù)值部分的左邊，符號(hào)位的右邊。記作：Xs.XiX2...Xn,這個(gè)

數(shù)是純小數(shù)，小數(shù)點(diǎn)位置是隱含的，小數(shù)點(diǎn)并不需要真正地占據(jù)一個(gè)二進(jìn)制數(shù)。

②定點(diǎn)整數(shù)

把小數(shù)點(diǎn)固定在數(shù)據(jù)數(shù)值部分的右邊。記作：XsXlX2...Xn，這個(gè)數(shù)是純整數(shù)。

2）浮點(diǎn)數(shù)

浮點(diǎn)數(shù)是指小數(shù)點(diǎn)位置可浮動(dòng)的數(shù)據(jù)，通常以下式表示，

N=M*RE

其中，N為浮點(diǎn)數(shù)，M（mantissa）為尾數(shù)（純小數(shù)），E（exponent）為階碼（整數(shù)），R（radix1稱為

“階的基數(shù)（底）”，而且R為一常數(shù)（與尾數(shù)的基數(shù)相同），一般為2、8或16。在一臺(tái)計(jì)算機(jī)中，

所有數(shù)據(jù)的R都是相同的，于是不需要在每個(gè)數(shù)據(jù)中表示出來。

3）計(jì)算機(jī)中數(shù)據(jù)的數(shù)值范圍和精度

數(shù)值范圍：機(jī)器所能表示的一個(gè)數(shù)的最大值和最小值之間的范圍。

數(shù)據(jù)精度：指一個(gè)數(shù)的有效位數(shù)。

數(shù)值范圍和數(shù)據(jù)精度是兩個(gè)不同的概念。

3.3二進(jìn)制乘法運(yùn)算

1.定點(diǎn)數(shù)一位乘法

1）定點(diǎn)原碼一位乘法

規(guī)則如下：

①符號(hào)位單獨(dú)處理，同號(hào)為正，異號(hào)為負(fù)。

②令乘數(shù)的最低位為判斷位，若為“1”，加被乘數(shù)，若為“0”，不加被乘數(shù)（加0）

③累加后的部分積右移一位。

2）定點(diǎn)補(bǔ)碼一位乘法

補(bǔ)碼乘法不能簡(jiǎn)單的套用原碼乘法的算法，因?yàn)檠a(bǔ)碼的符號(hào)位是參加運(yùn)算的。

①校正法

[XY],h=X?h[0.YiY2……Ynl+[-X]HYo

②比較法算法（布斯公式）

運(yùn)算規(guī)則：

I.A、B取雙符號(hào)位，符號(hào)參加運(yùn)算；

H.C取單符號(hào)位，符號(hào)參加移位，以決定最后是否修正；

HI.C末位設(shè)置附加位Ci+1,初值為0,Ci+lCi組成判斷位，決定運(yùn)算操作；

IV.需作n+1次累加,n次移位。

2.補(bǔ)碼兩位乘

1）根據(jù)BOOTH乘法推導(dǎo)出補(bǔ)碼兩位乘法規(guī)則如下：

①參加運(yùn)算的數(shù)用補(bǔ)碼表示

②符號(hào)位參加運(yùn)算

③乘數(shù)最低位后面增加一位附加位丫用,其初值為0

④根據(jù)乘數(shù)的最低三位Yn」YnYn+1的值決定每次應(yīng)執(zhí)行的操作

⑤移位按補(bǔ)碼右移規(guī)則進(jìn)行。

2）補(bǔ)碼兩位乘法操作（P80表3.5）

當(dāng)乘數(shù)由1位符號(hào)位和n［奇數(shù)）位數(shù)據(jù)位組成時(shí)，求部分積的次數(shù)為（l+n）⑵且最后一次

的右移操作只右移1位。若數(shù)值位本身為偶數(shù)，則可采用下述方法之一

①可在乘數(shù)的末位補(bǔ)1個(gè)“0”，乘數(shù)的數(shù)據(jù)位就成為奇數(shù)，其值不變，，求部分積的次數(shù)為I

+（n+l）⑵即n/2+l,最后一次的右移操作只右移1位.

②乘數(shù)增加1位符號(hào)位，使總位數(shù)仍為偶數(shù)，此時(shí)求部分積的次數(shù)為n/2+l,最后一次不再執(zhí)

行右移操作。

3.3.3陣列乘法器

3.4二進(jìn)制除法運(yùn)算

1.定點(diǎn)除法運(yùn)算

1）定點(diǎn)原碼一位除法

①恢復(fù)余數(shù)法

②加減交替法

規(guī)則：當(dāng)余數(shù)為正時(shí)，商上“1”，求下一位商的辦法，是余數(shù)左移1位，再減去除數(shù)，當(dāng)余數(shù)

為負(fù)時(shí)，商上“（）”，求下一，立商的辦法，是余數(shù)左移1位，再加上除數(shù)。此方法不用恢曼余數(shù),

所以又稱不恢復(fù)余數(shù)法，但若最后一次商為“0”，仍需恢復(fù)余數(shù)。

③說明

I.對(duì)定點(diǎn)小數(shù)除法，首先要比較除數(shù)和被除數(shù)的絕對(duì)值的大小，以檢查是否出現(xiàn)商溢出的

情況。

II.商的符號(hào)為相除二數(shù)的符號(hào)的半加和。

HI.被除數(shù)的位數(shù)可以是除數(shù)的兩倍，其低位的數(shù)值部分開始時(shí)放在商寄存器中。運(yùn)算過程

中，放被除數(shù)和商的寄存器同時(shí)移位，并將商寄存器中的最高位移到被乘數(shù)寄存器的最低位

中。

IV.實(shí)現(xiàn)除法的邏輯電路與乘法的邏輯電路（圖3.5）極相似，但在A寄存器中放被除數(shù)/余數(shù),

B寄存器中放除數(shù)，C寄存器放商（如被除數(shù)為雙倍長(zhǎng)，在開始時(shí)C中放被除數(shù)的低位）。

此外，移位電路應(yīng)有左移1位的功能，以及將Y/［-Y］補(bǔ)送ALU的電路。

V.余數(shù)的符號(hào)同被除數(shù)的符號(hào)。

2、定點(diǎn)補(bǔ)碼一位除法（加減交替法）

I）規(guī)則如下：

①如果被除數(shù)與除數(shù)同號(hào)，用被除數(shù)減去除數(shù)；若兩數(shù)異號(hào)，用被除數(shù)加上除數(shù)。如果所得

余數(shù)與除數(shù)同號(hào)上商1,若余數(shù)與除數(shù)異號(hào)，上商0,該商即為結(jié)果的符號(hào)位。

②求商的數(shù)值部分。如果上次上商1,將余數(shù)左移一位后減去除數(shù)；如果上次上商0,將余

數(shù)左移?位后加上除數(shù)。然后判斷本次操作后的余數(shù)，如果余數(shù)與除數(shù)同號(hào)I:商1:若余數(shù)

與除數(shù)異號(hào)上商0。如此重復(fù)執(zhí)行n-l次（設(shè)數(shù)值部分有n位）。

③商的最后一位一般采用恒置1的辦法，并省略了最低位+1的操作，此時(shí)最大誤差為±2f。

如果對(duì)商的精度要求較高，則可按規(guī)則②再進(jìn)行一次操作，以求得商的第n位。當(dāng)除不盡時(shí),

若商為負(fù)，要在商的最低一位加1，使商從反碼值轉(zhuǎn)變成補(bǔ)碼值；若商為正，最低位不需要

加I。

2）商的校正原則：

①當(dāng)除不盡時(shí)，若商為負(fù)，要在商的最低一位加1,使商從反碼值轉(zhuǎn)變成補(bǔ)碼值；若商為正,

最低位不需要加1。

②當(dāng)除盡時(shí)，如果除數(shù)為正，商的最低一位不要加1,若除數(shù)為負(fù)，最低位加1。

3）余數(shù)的校正原則：

①若商為正，當(dāng)余數(shù)與被除數(shù)異號(hào)時(shí)，將余數(shù)加上除數(shù)進(jìn)行校正。

②若商為負(fù)，當(dāng)余數(shù)與被除數(shù)異號(hào)時(shí)，將余數(shù)減去除數(shù)進(jìn)行校正。

注：除盡是指運(yùn)算過程中任一步余數(shù)為0。

3.5浮點(diǎn)的運(yùn)算方法

1.浮點(diǎn)加減運(yùn)算

I）“對(duì)階”一一使兩數(shù)階碼相等（對(duì)齊兩數(shù)的小數(shù)點(diǎn)）

2）尾數(shù)的加/減運(yùn)算

3）規(guī)格化操作

4）舍入

5）檢查階碼是否溢出

2.浮點(diǎn)數(shù)的乘除法運(yùn)算

1）乘法的步驟

①階碼相加一一若階碼用移碼表示，應(yīng)注意要減去一個(gè)偏移量2n.

②尾數(shù)相乘一一與定點(diǎn)小數(shù)乘法算法相同。

③尾數(shù)結(jié)果規(guī)格化

④舍入

⑤判溢出

2）除法的步驟

①尾數(shù)調(diào)整一一保證MXVMY

②階碼相減

③尾數(shù)相除

④舍入

⑤判溢出

3.G運(yùn)算部件

1.定點(diǎn)運(yùn)算部件

2.浮點(diǎn)運(yùn)算部件

通常由階碼運(yùn)算部件和尾數(shù)運(yùn)算部件組成，其各自的結(jié)構(gòu)與定點(diǎn)運(yùn)算部件相似。但階碼

部分僅執(zhí)行加減法運(yùn)算。其尾數(shù)部分則執(zhí)行加減乘除運(yùn)算，左規(guī)時(shí)有時(shí)需要左移多位。為加

速移位過程，有的機(jī)器設(shè)置了可移動(dòng)多位的電路。

3.7數(shù)據(jù)校驗(yàn)碼

計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)，在讀寫、存取和傳送的過程中可能產(chǎn)生錯(cuò)誤。為減少和避免這類

錯(cuò)誤，一方面是精心設(shè)計(jì)各種電路，提高計(jì)算機(jī)硬件的可靠性；另一方面是在數(shù)據(jù)編碼上找

出路，即采用某種編碼法，通過少量的附加電路，使之能發(fā)現(xiàn)某些錯(cuò)誤，甚至能確定出錯(cuò)位

置，進(jìn)而實(shí)現(xiàn)自動(dòng)改錯(cuò)的能力。

1.奇偶校驗(yàn)碼

1）奇偶校驗(yàn)碼是一種開銷最小，能發(fā)現(xiàn)數(shù)據(jù)代碼中一位出錯(cuò)情況的編碼，

2）常用于存儲(chǔ)器讀寫檢查，或ASCII字符傳送過程中的檢查。

3）編碼方法：加一位校驗(yàn)位，使奇校驗(yàn)檢驗(yàn)為奇數(shù)個(gè)1,偶校驗(yàn)為偶數(shù)個(gè)1。

2.海明校驗(yàn)碼

1）特點(diǎn)：能檢測(cè)出二位同時(shí)出錯(cuò)、亦能檢測(cè)出一位出錯(cuò)并能自動(dòng)糾錯(cuò)。

2）實(shí)現(xiàn)原理：

若海明碼的最高位號(hào)為m,最低位號(hào)為1,即HmHm-1…H2H1,則止匕海明碼的編碼規(guī)

律通常是：

①校驗(yàn)位與數(shù)據(jù)位之和為m,每個(gè)校驗(yàn)位Pi在海明碼中被分在位號(hào)2i-l的位置，其余

各位為數(shù)據(jù)位，并按從低句高逐位依次排列的關(guān)系分配各數(shù)據(jù)位。

②海明碼的每一位碼Hi(包括數(shù)據(jù)位和校驗(yàn)位本身)由多個(gè)校驗(yàn)位校驗(yàn)，其關(guān)系是被校

驗(yàn)的每一位位號(hào)要等于校驗(yàn)它的各校驗(yàn)位的位號(hào)之和。這樣安排的目的，是希望校驗(yàn)的結(jié)果

能正確反映出出錯(cuò)位的位號(hào)。

3.循環(huán)冗余校驗(yàn)(CRC)碼.

1)特點(diǎn)：CRC碼可以發(fā)現(xiàn)并糾正信息串行讀寫、存儲(chǔ)或傳送過程中連續(xù)出現(xiàn)的一位、多位

錯(cuò)誤

2)用途：在磁介質(zhì)存儲(chǔ)器讀寫和計(jì)算機(jī)之間通信方面得到廣泛應(yīng)用。

3)CRC碼的編碼方法

①可將待編碼的k位有效信息位組表達(dá)為多項(xiàng)式M(x)：

M(x)=Ck-ixk'l+Ck-2Xk'2+...+CiXi+...+Cix+Co

式中G為。或1。

②若將信息位組左移r位，則可表示為多項(xiàng)式M(x>xl可以空出r位，以便拼接r位校

驗(yàn)位。

③CRC碼是用多項(xiàng)式M(x>xr除以稱為生成多項(xiàng)式G(x)(產(chǎn)生校驗(yàn)碼的多項(xiàng)式<)所得余數(shù)

作為校驗(yàn)位的“為了得到r位余數(shù)(校驗(yàn)位)，G(x)必須是升1位.

④設(shè)所得余數(shù)表達(dá)為R(x),商為Q(x)。將余數(shù)拼接在信息位組左移r位空出的r位上,

就構(gòu)成這個(gè)有效信息的CRC碼。這個(gè)CRC碼可用多項(xiàng)式表達(dá)為：

M(x)xr+R(x)=[Q(x)G(x)+R(x)]+R(x)=[Q(x)-G(x)]+[R(x)+R(x)]=Q(x)G(x)

因此所得CRC碼可被G(x)表示的數(shù)碼除盡。

4)CRC的譯碼與糾錯(cuò)

原理:將收到的循環(huán)校驗(yàn)碼用約定的生成多項(xiàng)式G(x)去除，如果碼字無誤則余數(shù)應(yīng)為0,

如有某一位出錯(cuò)，則余數(shù)不為0,不同位數(shù)出錯(cuò)余數(shù)不同。

糾錯(cuò)依據(jù):余數(shù)與出錯(cuò)位的對(duì)應(yīng)關(guān)系是不變的，只與碼制和生成多項(xiàng)式有關(guān)。

5)關(guān)于生成多項(xiàng)式

三、重點(diǎn)、難點(diǎn)提示和教學(xué)手段

重點(diǎn)：1.加減法運(yùn)算的溢出判斷方式和定點(diǎn)數(shù)、浮點(diǎn)數(shù)的表示格式、表示范圍等知識(shí)。

2.二進(jìn)制乘法、除法運(yùn)算的控制流程和控制邏輯框圖。

3.浮點(diǎn)數(shù)加減運(yùn)算的基本步驟。

4.數(shù)據(jù)校驗(yàn)的原理。

難點(diǎn)：1.二進(jìn)制乘法、除法運(yùn)算的控制流程和控制邏輯框圖理。

2.海明校驗(yàn)、CRC校驗(yàn)的原理和基本方法。

四、思考與練習(xí)

I.設(shè)機(jī)器字長(zhǎng)16位，階碼7位,其中階符I位；尾數(shù)9位，其中數(shù)符1位(階碼底為2),

若階碼和尾數(shù)均用補(bǔ)碼表示，說明在尾數(shù)規(guī)格化和不規(guī)格化兩種情況下，它所能表示的最大

正數(shù)、非零最小正數(shù)，絕對(duì)值最大的負(fù)數(shù)，絕對(duì)值最小的負(fù)數(shù)各是哪幾個(gè)數(shù)？寫出機(jī)器數(shù)，

并給出十進(jìn)制值。若階碼用移碼，尾數(shù)仍用補(bǔ)碼，上述各值有變化嗎？若有變化請(qǐng)列出。

2.已知x=-0.1101,y=0.0110,用原碼一位乘法求(x*y)(s=?

3.已知x=-0.U01,y=0.0110,用補(bǔ)碼一位乘法求(x*y)補(bǔ)=?

4X=0.10U0,Y=0.11111用加減交替法原碼一位除計(jì)算X/Y的商及余數(shù)。

5X=0.10)10,Y=0.11111用加減交替法補(bǔ)碼一位除計(jì)算X；Y的商。

6X=-0.0100,Y=0.1000,用補(bǔ)碼一位除，求X/Y的商。

7,［X］補(bǔ)=0.10011,［Y］補(bǔ)=1.01101.用補(bǔ)碼兩位乘運(yùn)算，求乘積［X*Y］補(bǔ)。

8用原碼兩位乘方法求X?Y。已知X=0.1011,Y方.1101。

9設(shè)浮點(diǎn)數(shù)X,Y,階碼(補(bǔ)碼形式)和尾數(shù)(原碼形式)如下：

X：階碼0001,尾數(shù)0.1010：

Y：階碼1111,尾數(shù)0.1001。設(shè)基數(shù)為2。

(1)求X+Y(階碼運(yùn)算用補(bǔ)碼，尾數(shù)運(yùn)算用補(bǔ)碼)

(2)求X*Y(階碼運(yùn)算用移碼，尾數(shù)運(yùn)算用原碼一位乘)

(3)求X/Y(階碼運(yùn)算用移碼，尾數(shù)運(yùn)算用原碼加減交替法)

10如果采用偶校驗(yàn)，下述兩個(gè)數(shù)據(jù)的校驗(yàn)位的值是什么?(1)0101010(2)0011011

11設(shè)有16個(gè)信息位，如果采用海明校驗(yàn)，至少需要設(shè)置多少個(gè)校驗(yàn)位?應(yīng)放在哪些位置

±?

12設(shè)有8位有效信息，試為之編制海明校驗(yàn)線路。說明編碼方法，并分析所選方案具有怎

樣的檢錯(cuò)與糾錯(cuò)能力。若8位信息為01101101,海明碼是何值？

第4章主存儲(chǔ)器

一、學(xué)習(xí)目的

1.了解主存儲(chǔ)器處于全機(jī)中心地位、主存儲(chǔ)器分類、主存儲(chǔ)器的主要技術(shù)指標(biāo)、主存儲(chǔ)器的

基本操作。

2.掌握、存儲(chǔ)器的組成、讀/寫過程的時(shí)序和再生產(chǎn)生的原因和實(shí)現(xiàn)方法。

3.掌握半導(dǎo)休存儲(chǔ)器的組成與控制，了解多體交叉存儲(chǔ)器的原理和編碼方法.

第四章計(jì)劃8學(xué)時(shí)。

二、課程內(nèi)容

4.1主存儲(chǔ)器處于全機(jī)中心地位

1.正在運(yùn)行的程序和數(shù)據(jù)存放于存儲(chǔ)器中。CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。

2.采用DMA技術(shù)或輸入輸出通道技術(shù)，在存儲(chǔ)器和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)。

3.多處理機(jī)系統(tǒng)采用共享存儲(chǔ)器來存取和交換數(shù)據(jù)

4.2主存儲(chǔ)器分類

能用來作為存儲(chǔ)器的器件和介質(zhì)，除了其基本存儲(chǔ)單元有兩個(gè)穩(wěn)定的物理狀態(tài)來存儲(chǔ)二

進(jìn)制信息以外，還必須滿足?些技術(shù)上的要求。另外價(jià)格也是?個(gè)很重要的因素％

主存儲(chǔ)器的類型：

⑴隨機(jī)存儲(chǔ)器(randomaccessmemory,簡(jiǎn)稱RAM)

(2)只讀存儲(chǔ)器(read\|onlymemory,簡(jiǎn)稱ROM)

(3)可編程序的只讀存儲(chǔ)器(programmableROM.簡(jiǎn)稱PROM)

(4)可擦除可編程序只讀存儲(chǔ)器(erasablePROM,簡(jiǎn)稱EPROM)

(5)可用電擦除的可編程只讀存儲(chǔ)器(electricallyEPROM,筒稱E2PROM)

4.3主存儲(chǔ)器的主要技術(shù)指標(biāo)

主存儲(chǔ)器的主要性能指標(biāo):主存容量、存儲(chǔ)器存取時(shí)間和存儲(chǔ)周期時(shí)間。

1.存儲(chǔ)容量：

2.存取時(shí)間(存儲(chǔ)器訪問時(shí)間)(或讀/寫時(shí)間)

4.4主存儲(chǔ)器的基本操作

為了從存儲(chǔ)器中取一個(gè)信息字，CPU必須指定存儲(chǔ)器字地址，并進(jìn)行“讀”操作。CPU

需要把信息字的地址送到AR,經(jīng)地址總線送往主存儲(chǔ)器。同時(shí)，CPU應(yīng)用控制線(read)發(fā)

一個(gè)“讀”請(qǐng)求。此后，CPU等待從主存儲(chǔ)器發(fā)來的回答信號(hào)，通知CPU“讀”操作完成。主

存儲(chǔ)器通過ready線做山回答，若ready信號(hào)為“1”，說明存儲(chǔ)字的內(nèi)容已經(jīng)讀出，并放在數(shù)

據(jù)總線上，送入DR。這時(shí)，“取”數(shù)操作完成。

為了“存''一個(gè)字到主考，CPU先將信息字在主存中的地址經(jīng)AR送地址總線，并將信息

字送DR。同時(shí)，發(fā)出“寫”命令。此后，CPU等待寫操作完成信號(hào)。主存儲(chǔ)器從數(shù)據(jù)總線接

收到信息字并按地址總線指定的地址存儲(chǔ)，然后經(jīng)ready控制線發(fā)回存儲(chǔ)器操作完成信號(hào)。

這時(shí)，“存”數(shù)操作完成。

4.5讀/寫存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAM））

I.靜態(tài)存儲(chǔ)器（SRAM）

2）寫操作

3）開關(guān)特性

①讀周期的參數(shù)

②寫周期的參數(shù)

2.動(dòng)態(tài)存儲(chǔ)器（DRAM）

1）存儲(chǔ)單元和存儲(chǔ)器原理

DRAM是通過把電荷充積到MOS管的棚極電容或?qū)ｉT的MOS電容中去來實(shí)現(xiàn)信息存儲(chǔ)的。但

是由于電容漏電阻的存在，隨著時(shí)間的增加，其電荷會(huì)逐漸漏掉，從而使存儲(chǔ)的信息丟失。

為了保證存儲(chǔ)信息不遭破壞，必須在電荷漏掉以前就進(jìn)行充電，以恢復(fù)原來的電荷。把這一

充電過程稱為再生，或稱為刷新。對(duì)于DRAM,再生一般應(yīng)在小于或等于2ms的時(shí)間內(nèi)進(jìn)行一

次。SRAM則不同，由于SRAM是以雙穩(wěn)態(tài)電路為存儲(chǔ)單元的，因此它不需要再生。

3.時(shí)序圖

工作方式：

I）讀工作方式

2）寫工作方式

3）讀一改寫工作方式

4）頁(yè)面工作方式

5）再生工作方式

4.DRAM與SRAM的比較

DRAM的優(yōu)點(diǎn):

1）每片存儲(chǔ)容量較大；引梆數(shù)少。

2）價(jià)格比較便宜。

3）所需功率大約只有SRAM的1/6。

DRAM作為計(jì)算機(jī)主存儲(chǔ)器的主要元件得到了廣泛的應(yīng)用.

DRAM的缺點(diǎn)：

1)速度比SRAM要低。

2)DRAM需要再生，這不僅浪費(fèi)了寶貴的時(shí)間，還需要有配套的再生電路，它也要用去一部分

功率。

SRAM一般用作容量不大的高速存儲(chǔ)器。

4.6非易失性半導(dǎo)體存儲(chǔ)器

易失性存儲(chǔ)器(DRAM和SRA11):當(dāng)?shù)綦姇r(shí)，所存儲(chǔ)的內(nèi)容立即消失。

非易失性半導(dǎo)體存儲(chǔ)器:即使停電，所存儲(chǔ)的內(nèi)容也不會(huì)丟失。

1.只讀存儲(chǔ)器(ROM)

2.可編程序的只讀存儲(chǔ)器(PROM)

3.可擦可編程序的只讀存儲(chǔ)器(EPROM)

4.可電擦可編程序只讀存儲(chǔ)器(E?PROM)

5.快擦除讀寫存儲(chǔ)器(FlashMemory)

4.8多體交叉存儲(chǔ)器

三、重點(diǎn)、難點(diǎn)提示和教學(xué)手段

重點(diǎn)：1.靜、動(dòng)態(tài)存儲(chǔ)元的讀/寫原理，再生產(chǎn)生的原因和實(shí)現(xiàn)方法。

2.存儲(chǔ)器的字?jǐn)U展、位擴(kuò)展方式，存儲(chǔ)器組成與控制。

難點(diǎn)：1.靜、動(dòng)態(tài)存儲(chǔ)元的讀/寫原理。

2.存儲(chǔ)器組成與控制、

四、思考與練習(xí)

1.有一個(gè)512Kx16的存儲(chǔ)器，由64Kx1的2164RAM芯片構(gòu)成(芯片內(nèi)是4個(gè)128X128結(jié)構(gòu))。

(1)總共需要多少個(gè)RAM芯片？

(2)采用分散刷新方式，如單元刷新間隔不超過2ms,則刷新信號(hào)的周期是多少？

(3)如采用集中刷新方式，設(shè)讀/寫周期T=0.1us,存儲(chǔ)器刷新一遍最少用多少時(shí)間？

2.某機(jī)器中，已知道有一個(gè)地址空間為0000H?1FFFH的ROM區(qū)域，現(xiàn)在再用RAM芯片(8K

X4)形成一個(gè)16Kx8的RAM區(qū)域，起始地址為200011,假設(shè)RAM芯片有CS和WE信號(hào)控制

端。CPU地址總線為A15?A0,數(shù)據(jù)總線為D7?D0,控制信號(hào)為R/而(讀/寫)，MREQ(當(dāng)存

儲(chǔ)器進(jìn)行讀或?qū)懖僮鲿r(shí)，該信號(hào)指示地址總線上的地址是有效的)。要求畫出邏輯圖。

第5章指令系統(tǒng)

一、學(xué)習(xí)目的

1.了解指令格式、數(shù)據(jù)表示。

2.掌握不同尋址方式(編址方式)中部件之間的動(dòng)作關(guān)系，可能的時(shí)間分配。

3.了解指令類型、指令系統(tǒng)的兼容性和精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)(RISC)、復(fù)雜指令系統(tǒng)計(jì)算

機(jī)(CISC)的有關(guān)概念、特性等。

第五章計(jì)劃6學(xué)時(shí)。

二、課程內(nèi)容

5.1指令系統(tǒng)的發(fā)展

5.2指令格式

計(jì)算機(jī)的指令格式與機(jī)器的字長(zhǎng)、存儲(chǔ)器的容量及指令的功能都有很大的關(guān)系。

設(shè)計(jì)指令格式的要求：

(1)使指令能給出足夠的信息

(2)其長(zhǎng)度又盡可能地與機(jī)器的字長(zhǎng)相匹配，以便節(jié)省存儲(chǔ)空間，縮短取指時(shí)間，提高機(jī)器

的性能。

1.指令格式

1）四地址指令

2）三地址指令

3）二地址指令

4）一地址指令

5）零地址指令

2.指令操作碼的擴(kuò)展技術(shù)

3.指令長(zhǎng)度與字長(zhǎng)的關(guān)系

5.3數(shù)據(jù)表示

1.操作數(shù)的類型

邏輯（布爾）數(shù)、定點(diǎn)數(shù)（整數(shù)）、浮點(diǎn)數(shù)（實(shí)數(shù)）、十進(jìn)制數(shù)、字符串、數(shù)組等

2.操作數(shù)的存儲(chǔ)方式

3.數(shù)據(jù)對(duì)齊方式

5.4尋址方式（編址方式）

存放操作數(shù)的部件:ALU的某個(gè)寄存器、存儲(chǔ)器、指令

程序的指令代碼:一般在存儲(chǔ)器中

尋址方式：根據(jù)指令中給出的地址碼字段尋找真實(shí)的操作數(shù)以及下一條要執(zhí)行的指令地

址的方式。

1.直接尋址

操作數(shù)的地址直接在指令中給出，操作數(shù)在存儲(chǔ)器中

2.寄存器尋址

操作數(shù)在寄存器中，寄存器號(hào)在指令中給出。

3.基址尋址

在計(jì)算機(jī)中設(shè)置一個(gè)專用的基址寄存器，或由指令指定一個(gè)通用寄存器為基址寄存器，

操作數(shù)的地址由基址寄存器的內(nèi)容和指令的地址碼A相加得到，地址碼A通常被稱為位移量

（disp）,也可用其他方法獲得位移量。

注1：基址尋址主要用以解決程序在存儲(chǔ)器中的定位（邏輯地址物理地址）和擴(kuò)大

尋址空間（基址+位移量）等問題。

注2：通?；芳拇嫫髦械闹抵荒苡上到y(tǒng)程序設(shè)定，由特權(quán)指令執(zhí)行，而不能被一般用

戶指令所修改，因此確保了系統(tǒng)的安全性。

4.變址尋址

指令地址碼部分給出的地址A和指定的變址寄存器X的內(nèi)容通過加法器相加，所得的和作

為地址從存儲(chǔ)器中讀出所需的操作數(shù)。這是幾乎所有計(jì)算機(jī)都采用的一種尋址方式，當(dāng)計(jì)算

機(jī)中還有基址寄存器時(shí)，那么在計(jì)算有效地址時(shí)還要加上基址寄存器的內(nèi)容。

5.間接尋址

根據(jù)指令的地址碼所取出的內(nèi)容是操作數(shù)的地址或指令的地址，這種方式稱為間接尋址

或間址。

根據(jù)地址碼取出的是寄存器地址還是存儲(chǔ)器地址，間接尋址乂可分為寄存器間接尋址和

存儲(chǔ)器間接尋址兩種方式，

間接尋址有一次間址和多次間址兩種情況。

對(duì)于存儲(chǔ)器一次間址情況，需訪問兩次存儲(chǔ)器才能取得數(shù)據(jù)，第一次從存儲(chǔ)器讀出操作

數(shù)地址，第二次讀出操作數(shù)。

6.相對(duì)尋址

把程序計(jì)數(shù)器PC的內(nèi)容（即當(dāng)前執(zhí)行指令的地址）與指令的地址碼部分給出的位移量

（disp）之和作為操作數(shù)的地址或轉(zhuǎn)移地址，稱為相對(duì)尋址。

主要用于轉(zhuǎn)移指令，執(zhí)行本條指令后，將轉(zhuǎn)移到(PC)+disp,(PC)為程序計(jì)數(shù)器的內(nèi)容。

7.立即數(shù)

所需的操作數(shù)由指令的地址碼部分直接給出，就稱為立即數(shù)(或直接數(shù))尋址方式。

這種方式的特點(diǎn)是取指時(shí)，操作碼和一個(gè)操作數(shù)同時(shí)被取出，不必再次訪問存儲(chǔ)器，提

高了指令的執(zhí)行速度，但不能修改，通常用于寄存器或存儲(chǔ)單元賦初值或提供一個(gè)常數(shù)等。

5.5指令類型

指令系統(tǒng)決定了計(jì)算機(jī)的基本功能，因此指令系統(tǒng)的設(shè)計(jì)是計(jì)算機(jī)系統(tǒng)設(shè)計(jì)中的一個(gè)核

心問題。

1.算術(shù)邏輯運(yùn)算指令

2.移位操作指令

3.浮點(diǎn)運(yùn)算指令

4.十進(jìn)制運(yùn)算指令

5.字符串處理指令

6.數(shù)據(jù)傳送指令

7.轉(zhuǎn)移類指令

8.堆棧及堆棧操作指令

9.輸入輸出(I/O)指令

10.特權(quán)指令

11.其他指令

(1)向量指令

(2)多處理機(jī)指令

(3)控制指令

包括等待指令、停機(jī)指令、空操作指令、開中斷、關(guān)中斷、置條件碼指令等。

三、重點(diǎn)、難點(diǎn)提示和教學(xué)手段

重點(diǎn)：不同尋址方式(編址方式)中部件之間的動(dòng)作關(guān)系，可能的時(shí)間分配。

四、思考與練習(xí)

1某指令系統(tǒng)指令長(zhǎng)16位，每個(gè)操作數(shù)的地址碼長(zhǎng)6位，指令分為無操作數(shù)、單操作數(shù)和

雙操作數(shù)三類。若雙操作數(shù)指令有K條，無操作數(shù)指令有L條，問單操作數(shù)指令最多可能

有多少條？

2基址寄存器的內(nèi)容為2(X)0H(H表示十六進(jìn)制)，變址寄存器內(nèi)容為03A0H,指令的地址碼

部分是3FH,當(dāng)前正在執(zhí)凈的指令所在地址為2BOOH,請(qǐng)求出變址編址(考慮基址)和相對(duì)編

址兩種情況的訪存有效地址(即實(shí)際地址)。

3接上題

(1)設(shè)變址編址用于取數(shù)指令，相對(duì)編址用于轉(zhuǎn)移指令，存儲(chǔ)器內(nèi)存放的內(nèi)容如下：

地址內(nèi)容

003FH2300H

2OOOH2400H

203FH2500H

233FH2600H

23AOH2700H

23DFH2800H

2B00HO63FH

請(qǐng)寫出從存儲(chǔ)器中所取的數(shù)據(jù)以及轉(zhuǎn)移地址。

(2)若采取直接編址，請(qǐng)寫出從存儲(chǔ)器取出的數(shù)據(jù)

4在下面有關(guān)尋址方式的敘述中，選擇正確答案填入()內(nèi)。

根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在寄存器中，為（A）尋址方式；操作數(shù)地址

在寄存器中稱為（B）尋址方式；操作數(shù)在指令中，稱為（C）尋址方式；操作數(shù)地址（主存）在指

令中，為（D）尋址方式。操作數(shù)的地址，為某一寄存器中的內(nèi)容與位移量之和則可以是（E）、

（F）、（G）尋址方式。

供選擇的答案：

A、B、C、D、E、F、G：

①直接②寄存器③寄存器間接④基址⑤變址⑥相對(duì)⑦堆棧⑧立即數(shù)

第6章中央處理部件CPU

一、學(xué)習(xí)目的

1.了解計(jì)算機(jī)的硬件系統(tǒng)、分析計(jì)算機(jī)的加電及控制過程。

2.掌握控制器的組成的主要部件，并能分析各主要部件的功能和相互關(guān)系。

3.掌握微程序控制計(jì)算機(jī)的基本工作原理，微程序設(shè)計(jì)技術(shù)。

4.分析硬布線控制的計(jì)算機(jī)的工作原理、時(shí)序分配方法。

5.了解控制器的控制方式、流水線工作原理。

第六章計(jì)劃14學(xué)時(shí)。

二、課程內(nèi)容

6.1計(jì)算機(jī)的硬件系統(tǒng)

I.Intel80386微機(jī)系統(tǒng)

2.Intel80386結(jié)構(gòu)及外部連線

80386包括：

1）指令部件：完成取指及指令譯碼功能并產(chǎn)生控制信號(hào)；

2）執(zhí)行部件：包括ALU、乘法部件、寄存器等；

3）存儲(chǔ)管理部件：用來確定存儲(chǔ)器地址。

6.2控制器的組成

I.控制器的功能

1）取指令

2）分析指令

3）執(zhí)行指令

4）控制程序和數(shù)據(jù)的輸入與結(jié)果輸出

5）對(duì)異常情況和某些請(qǐng)求的處理

2.控制器的組成

I）程序計(jì)數(shù)器（PC）

2）指令寄存器（IR）

3）指令譯碼器或操作碼譯碼器

4）脈沖源及啟停線路

5）時(shí)序控制信號(hào)形成部傷

3.指令執(zhí)行過程

1）組成控制器的基本電路

2）指令執(zhí)行過程舉例

①一條加法指令的執(zhí)行過程:（時(shí)序圖）

②條件轉(zhuǎn)移指令的執(zhí)行過程

6.3微程序控制計(jì)算機(jī)的基本工作原理

1.微程序控制的基本概念

在計(jì)算機(jī)中，一條指令的功能是通過按一定次序執(zhí)行一系列基本操作完成的，這些基本

操作稱為微操作。

微指令：在微程序控制的計(jì)算機(jī)中，將由同時(shí)發(fā)出的控制信號(hào)所執(zhí)行的一組微操作稱為

微指令，所以微指令就是把同時(shí)發(fā)出的控制信號(hào)的有關(guān)信息匯集起來而形成的。將一條指令

分成若干條微指令，按次序執(zhí)行這些微指令，就可以實(shí)現(xiàn)指令的功能。組成微指令的微操作，

又稱微命令。

微程序：計(jì)算機(jī)的程序由指令序列構(gòu)成，而計(jì)算機(jī)每條指令的功能均由微指令序列解釋

完成，這些微指令序列的集合就叫做微程序。

控制存儲(chǔ)器：微程序是存放在存儲(chǔ)器中的，由于該存儲(chǔ)器主要存放控制命令（信號(hào)）與下

?條執(zhí)行的微指令地址（簡(jiǎn)稱為下址），所以被叫做控制存儲(chǔ)器。?般計(jì)算機(jī)指令系統(tǒng)是固定

的，所以實(shí)現(xiàn)指令系統(tǒng)的微程序也是固定的，于是控制存儲(chǔ)器可以用只讀存儲(chǔ)器實(shí)現(xiàn)。

執(zhí)行i條指令實(shí)際上就是執(zhí)行一段存放在控制存儲(chǔ)器中的微程序。

2.實(shí)現(xiàn)微程序控制的基本原理

I）控制信號(hào)

2）微程序控制器

3）時(shí)序信號(hào)及工作脈沖的形成

4）電路配合中的常見問題

①電路延遲引起的波形畸變

②機(jī)器周期的確定

③時(shí)鐘脈沖CLK和工作脈沖CP的標(biāo)準(zhǔn)性

5）微程序控制計(jì)算機(jī)的工作過程簡(jiǎn)單的總結(jié)

①機(jī)器加電后，首先由reset信號(hào)在PC內(nèi)置入開機(jī)后執(zhí)行的第一條指令的地址，同時(shí)在微指

令寄存器內(nèi)置入一條“取指”微指令，并將其他一些有關(guān)的狀態(tài)位或寄存器置于初始狀態(tài)。當(dāng)

電壓達(dá)到穩(wěn)定值后，自動(dòng)啟動(dòng)機(jī)器工作，產(chǎn)生節(jié)拍電位Ti，Tz和CP。

②機(jī)器開始執(zhí)行程序?，不斷地取出指令、分析指令、執(zhí)行指令。程序可以存放在固定存儲(chǔ)

器中，也可以利用一小段引導(dǎo)程序（在固存中）將要執(zhí)行的程序和數(shù)據(jù)從外部設(shè)備調(diào)入主存。

6.4微程序設(shè)計(jì)技術(shù)

在實(shí)際進(jìn)行微程序設(shè)計(jì)時(shí)，要考慮下面三個(gè)問題：

（1）如何縮短微指令字長(zhǎng)；

（2）如何減少微程序長(zhǎng)度；

（3）如何提高微程序的執(zhí)行速度。

1.微指令的編譯法（編碼譯碼方法）

I）直接控制法

2）字段直接編譯法

3）字段間接編譯法

4）常數(shù)源字段E

5）其他

2.微程序流的控制

現(xiàn)行微指令:當(dāng)前正在執(zhí)行的微指令。

現(xiàn)行微地址:現(xiàn)行微指令所在的控制存儲(chǔ)器單元的地址。

后繼微指令：下一條要執(zhí)行的微指令。

后繼微地址：后繼微指令所在的控制存儲(chǔ)器單元地址。

微程序控制：當(dāng)前微指令執(zhí)行完畢后，產(chǎn)生后繼微指令的微地址的方法。

產(chǎn)生后繼微指令地址的幾種方法

I）以增量方式產(chǎn)生后繼微地址

A）微程序入口：首條微指令，由專門硬件電路產(chǎn)生，控制實(shí)現(xiàn)取指操作；

B）順序執(zhí)行：后繼微地玨=現(xiàn)行微地址（在微程序計(jì)數(shù)器中）+1

C）轉(zhuǎn)移地址：后繼微地讓=現(xiàn)行微地址+轉(zhuǎn)移條件譯碼（相對(duì)轉(zhuǎn)移量）

D）由操作碼產(chǎn)生后繼地址

2）增量與下址字段結(jié)合產(chǎn)生后繼微地址

3）多路轉(zhuǎn)移方式

4）微中斷

3.微指令格式

I）水平型微指令

特點(diǎn):在一條微指令中定義并執(zhí)行多個(gè)并行操作微命令。

在實(shí)際應(yīng)用中，直接控制法、字段編譯法（直接、間接編譯法）經(jīng)常應(yīng)用在同?條水平型

微指令中。從速度來看，直接控制法最快，字段編譯法要經(jīng)過譯碼，所以會(huì)增加一些延遲時(shí)

間。

2）垂直型微指令

在微指令中設(shè)置有微操作碼字段,采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能,

稱為垂直型微指令。

特點(diǎn)：不強(qiáng)調(diào)實(shí)現(xiàn)微指令的并行控制功能，通常一條微指令只要求能控制實(shí)現(xiàn)一二種操

作。這種微指令格式與指令相似:每條指令有?個(gè)操作碼；每條微指令有?個(gè)微操作碼，

3）水平型微指令與垂直型微指令的比較

①并行性、效率和靈活性：水平好，垂直差。

②指令執(zhí)行時(shí)間：水平短，垂直長(zhǎng)。

③水平：微指令字長(zhǎng)，微程序短。

垂直：微指令字短，微程序長(zhǎng)。

④用戶使用：水平難，垂直易。

4.微程序控制存儲(chǔ)器和動(dòng)態(tài)微程序設(shè)計(jì)

1）微程序控制存儲(chǔ)器

存儲(chǔ)介質(zhì)類型:RAM、ROM、EPROM等。

2）動(dòng)態(tài)微程序設(shè)計(jì)

能夠根據(jù)用戶的要求來改變微程序的設(shè)計(jì)稱動(dòng)態(tài)微程序設(shè)計(jì)。

用于動(dòng)態(tài)微程序設(shè)計(jì)的控制存儲(chǔ)器稱為可寫控制存儲(chǔ)器（WCS）或用戶控制存儲(chǔ)器（UCS）。

3）控制存儲(chǔ)器的操作

①串行方式

②并行方式

4）亳微程序設(shè)計(jì)的基本概念

5.微程序設(shè)計(jì)語言

6.5硬布線控制的計(jì)算機(jī)

1.時(shí)序與節(jié)拍

一條指令的實(shí)現(xiàn)可分成:取指、計(jì)算地址、取數(shù)及執(zhí)行等幾個(gè)步驟。在微程序控制方式

中，每?步由?條微指令實(shí)現(xiàn)，而硬布線控制方式則由指令的操作碼直接控制并產(chǎn)生實(shí)現(xiàn)上

述各步驟所需的控制信號(hào)，一條指令的每一步由一個(gè)機(jī)器周期實(shí)現(xiàn)的方法有兩種：

法1.兩位計(jì)數(shù)器的譯碼輸出產(chǎn)生的四個(gè)狀態(tài)來表示當(dāng)前所處的機(jī)器周期。

法2.用四位觸發(fā)器來分別表示四個(gè)周期，當(dāng)機(jī)器處于某一周期時(shí)，相應(yīng)的觸發(fā)器處于T'

狀態(tài)，而其余三個(gè)觸發(fā)器則處于“0”狀態(tài)，四位移位寄存器即可實(shí)現(xiàn)此功能。

注：

I）實(shí)際機(jī)器指令有幾十到幾百條，一般根據(jù)指令功能列出每條指令的機(jī)器周期變化規(guī)律，

最后歸納出幾種情況，將情況相同的指令歸為一類，然后列出表達(dá)式，畫出邏輯圖。

2）延長(zhǎng)某個(gè)機(jī)器周期時(shí)間的方法：封鎖CP（簡(jiǎn)單）；控制計(jì)數(shù)器輸入（復(fù)雜）。

3）計(jì)數(shù)器譯碼器輸出可能會(huì)產(chǎn)生毛刺，可通過改變觸發(fā)器狀態(tài)的順序加以改善（此時(shí)真值

表、表達(dá)式、邏輯圖要作相應(yīng)的修改）。

2.操作控制信號(hào)的產(chǎn)生

1）操作碼譯碼器

2）操作控制信號(hào)的產(chǎn)生

3.控制器的組成

1）程序計(jì)數(shù)器和中斷控制邏輯

2）譯碼器

3）硬布線邏輯的實(shí)現(xiàn)途徑

4.硬布線控制邏輯設(shè)計(jì)中的若干問題一設(shè)計(jì)步驟

1）指令操作碼的代碼分配

主要目標(biāo)：簡(jiǎn)化控制部分的電路，減少延遲時(shí)間。

主要難點(diǎn)：

①CISC不定長(zhǎng)操作碼的譯碼困難；

②為后續(xù)升級(jí)系統(tǒng)預(yù)留指令位置困難。

2）確定機(jī)器周期、節(jié)拍與主頻

保證大部分指令在一個(gè)周期內(nèi)完成，部分指令通過如“ready”信號(hào)等方式來增加機(jī)器周

期來完成。

3）根據(jù)指令功能，確定每一條指令所需的機(jī)器周期數(shù)以及每一周期所完成的操作

4）綜合所有指令的每一個(gè)操作命令（寫出邏輯表達(dá)式，并化簡(jiǎn)之）

5.硬布線控制與微程序控制的比較

1）實(shí)現(xiàn)

微程序控制通過控制存儲(chǔ)器內(nèi)的代碼來實(shí)現(xiàn)，調(diào)試、修改方便；

硬布線控制通過組合電路實(shí)現(xiàn)，調(diào)試、修改復(fù)雜。

2）性能

微程序控制速度較慢；

硬布線控制速度很快，主要用于高速和RISC機(jī)器中。

6.6控制器的控制方式

1.同步控制方式

2.異步控制方式

3.聯(lián)合控制方式

4.人工控制方式

6.7流水線工作原理

1.流水線基本工作原理

2.數(shù)據(jù)相關(guān)對(duì)流水線的影響

3.程序轉(zhuǎn)移對(duì)流水線的影響

1）遇到轉(zhuǎn)移指令時(shí)，下條指令不再預(yù)取（流水）。

2）用猜測(cè)法選定分支中的一個(gè)，繼續(xù)流水。若猜測(cè)正確，流水線繼續(xù)執(zhí)行；若不正確，返回

分支點(diǎn)。

3）中斷處理方法：不精確斷點(diǎn)法，將中斷發(fā)生時(shí)已入流水線的指令繼續(xù)執(zhí)行完后再進(jìn)入中

斷處理子程序。精確斷點(diǎn)法，即刻進(jìn)入中斷處理子程序。

三、重點(diǎn)、難點(diǎn)提示和教學(xué)手段

重點(diǎn)：1.控制器的組成的主要部件，并能分析各主要部件的功能和相互關(guān)系。

2.微程序控制計(jì)算機(jī)的基本工作原理，微程序設(shè)計(jì)技術(shù)。

3.硬布線控制的計(jì)算機(jī)的工作原理、時(shí)序分配方法。

4.典型的CPI工作過程的分析。

難點(diǎn)：1.微程序控制計(jì)算機(jī)的基本工作原理，微程序設(shè)計(jì)技術(shù)。

2.硬布線控制的計(jì)算機(jī)的工作原理、時(shí)序分配方法。

四、思考與練習(xí)

I.CPU結(jié)構(gòu)如圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其他四個(gè)寄存器,

各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。要求：

(1)標(biāo)明圖中a,b,c,