《微機(jī)原理及單片機(jī)應(yīng)用技術(shù)》課件第4章 存儲器及其接口

14.14.24.3存儲器概述常用的存儲器芯片存儲器與CPU的接口第四章存儲器及其接口24.1存儲器概述

存儲器是計算機(jī)系統(tǒng)中的記憶功能部件，是用來存放程序和數(shù)據(jù)的硬件裝置34.1.1存儲器的類型按工作時與CPU聯(lián)系密切程度分為：

主存（內(nèi)存）→直接和CPU交換信息,且按存儲單元讀/寫數(shù)據(jù),速度快.

輔存（外存）→不能直接和CPU交換信息，作主存的外援,存放暫時不執(zhí)行的程序和數(shù)據(jù),它只是在需要時與主存進(jìn)行批量數(shù)據(jù)交換,容量大,速度慢

按存儲單元材料分為：

半導(dǎo)體存儲器→常作主存磁存儲器→磁帶,磁盤光存儲器→光盤4按存儲器讀寫工作方式分為：

隨機(jī)存儲器(RAM)→任何存儲單元都能隨時讀寫只讀存儲器(ROM)→聯(lián)機(jī)工作時只能讀出不能寫入

按存儲器讀寫數(shù)據(jù)的方式分為：

并行存儲器串行存儲器5雙極型RAM→主要用在高速微機(jī)中.

靜態(tài)RAM→不需刷新;功耗大;MOS型RAM適于容量較小的存儲系統(tǒng)

動態(tài)RAM→需刷新;集成度高;功耗低;價格低

適于構(gòu)成大容量的存儲器系統(tǒng)非易失性靜態(tài)隨機(jī)存儲器NVRAM(non-volatileRAM)1

隨機(jī)讀寫存儲器RAM6掩模ROM→內(nèi)容由廠家在生產(chǎn)過程中按用戶要求寫入，用戶不可更改

可編程ROM（PROM）→內(nèi)容由用戶自行寫入，寫入后不可更改可擦除PROM（EPROM）→能長期保存信息，斷電后

不丟失，包括紫外線擦除和電擦除PROM（EEPROM）閃速存儲器(FlashMemory)：大存儲量、非易失性、低價格、快速擦除2

只讀存儲器ROM7半導(dǎo)體存儲器的分類半導(dǎo)體存儲器只讀存儲器（ROM）隨機(jī)存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃爍存儲器FLASHROM（EEPROM）84.1.2存儲器的性能指標(biāo)

存儲器的性能指標(biāo)

存儲容量、存取速度、可靠性、功耗、集成度、性能價格比存儲容量→用其存儲的二進(jìn)制位信息量描述，表示為：容量=字?jǐn)?shù)×字長.

微機(jī)中均以字節(jié)編址，常表示為：容量=字?jǐn)?shù)×8

如，486主存8MB=8M*8

9存取速度是指從CPU給出有效的存儲器地址到存儲器輸入或輸出有效數(shù)據(jù)所需要的時間對存儲器的要求是容量大、集成度高、速度快、可靠性高、成本低；但在一個存儲器中難以全部達(dá)到.目前在計算機(jī)系統(tǒng)中，采用分級結(jié)構(gòu)10存儲系統(tǒng)的多層次分級結(jié)構(gòu)是指把各種不同存儲容量、存取速度和價格的存儲器按層次結(jié)構(gòu)組成多層存儲器，并通過管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中。CPUCACHE主存（內(nèi)存）輔存（外存）4.1.2存儲器的分級結(jié)構(gòu)11存儲系統(tǒng)的多層次結(jié)構(gòu)12高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／存儲器三個主要特性的關(guān)系存儲器的層次結(jié)構(gòu)CPUCPU主機(jī)13主存和高速緩存之間的關(guān)系Cache引入:為解決cpu和主存之間的速度差距,提高整機(jī)的運(yùn)算速度,在cpu和主存之間插入的由高速電子器件組成的容量不大,但速度很高的存儲器作為緩沖區(qū)。Cache特點存取速度最快，容量小，存儲控制和管理由硬件實現(xiàn)。Cache工作原理——程序訪問的局部性在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器邏輯地址空間的很小范圍內(nèi)。（指令分布的連續(xù)性和循環(huán)程序及子程序的多次執(zhí)行）這種對局部的存儲器地址頻繁訪問，而對此范圍以外的地址范圍甚少的現(xiàn)象就成為程序訪問的局部性。數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中。14主存與輔存之間的關(guān)系主存:(半導(dǎo)體材料組成)優(yōu):速度較快缺:容量居中,單位成本高,價格居中。輔存:(光盤,磁盤)優(yōu):容量大,信息長久保存,單位成本低.缺:存取速度慢CPU正在運(yùn)行的程序和數(shù)據(jù)存放在主存暫時不用的程序和數(shù)據(jù)存放在輔存輔存只與主存進(jìn)行數(shù)據(jù)交換15緩存CPU主存輔存緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲器10ns20ns200nsms虛地址邏輯地址實地址物理地址主存儲器（速度）（容量）16存儲器的分級結(jié)構(gòu)

目前采用較多的是3級存儲器結(jié)構(gòu),即高速緩沖存儲器（Cache）、內(nèi)存和輔存.CPU能直接訪問高速緩存和內(nèi)存,不能直接訪問輔存,輔存中的信息必須先調(diào)入內(nèi)存才能由CPU進(jìn)行處理

17

存儲器的分級結(jié)構(gòu)

高速緩存CACHE又稱快存，由SRAM構(gòu)成，用來臨時存放指令和數(shù)據(jù)，速度快，容量小

內(nèi)存存放運(yùn)行期間的大量程序和數(shù)據(jù)，多由MOS動態(tài)隨機(jī)存儲器(DRAM)組成

輔存一般由磁表面存儲器構(gòu)成，用來存放系統(tǒng)程序、大型文件及數(shù)據(jù)庫等三種存儲器構(gòu)成3級存儲管理，各級職能和要求不同.快存追求速度，以和CPU速度匹配；輔存追求容量大；主存介于兩者之間，對容量，速度都有一定要求18選擇存儲器件的考慮因素（1）易失性（2）只讀性（3）位容量（4）功耗（5）速度（6）價格（7）可靠性195.15.3存儲器概述常用的存儲器芯片存儲器與CPU的接口第五章半導(dǎo)體存儲器5.2204.2常用的存儲器芯片4.2.1半導(dǎo)體存儲器芯片的結(jié)構(gòu)存儲器芯片的結(jié)構(gòu)示意圖

21掩模ROM→內(nèi)容由廠家在生產(chǎn)過程中按用戶要求寫入，用戶不可更改

可編程ROM（PROM）→內(nèi)容由用戶自行寫入，寫入后不可更改紫外線擦除PROM（EPROM）→使用前內(nèi)容可由用戶更改，工作過程中只能讀不能再寫電擦除PROM（EEPROM）→可隨時進(jìn)行讀/寫，能長保存信息，斷電后不丟失4.2.2

只讀存儲器ROM22掩模式ROM示意圖23可編程ROM(PROM)*特征：用戶可一次性修改信息(電寫入)；*存儲元狀態(tài)：用二極管/熔絲的通/斷表示“1”/“0”；*數(shù)據(jù)寫入：字線X加電壓，若寫0—VD=V地→熔絲熔斷，

若寫1—VD=V中→熔絲不斷；*數(shù)據(jù)讀出：字線X加電壓、VD=V中，用檢測VD變化的方法可得數(shù)據(jù)。VCC字線X位線DVCC字線X位線DVDVD24可擦除可編程ROM(EPROM)*特征：用戶可多次修改信息(電寫入、光擦除)；*存儲元狀態(tài)：用浮置雪崩注入MOS管/疊柵注入MOS管的浮置柵是否帶負(fù)電荷表示“1”/“0”(以疊柵注入MOS管為例)；*寫數(shù)據(jù)“1”(寫入)：

如右圖，脈沖寬度約50ms；*數(shù)據(jù)讀出：如右圖，讀出周期us級。*寫數(shù)據(jù)“0”(擦除)：用紫外線照射10～20分鐘(浮置柵上電子獲得光子能量→電子穿過SiO2層與基體電荷中和)→整個芯片一起擦除；

字線X位線D(b)讀出狀態(tài)(a)寫1狀態(tài)0V

字線X位線D+25V+25VDSP基體N源極S漏極D控制柵GCSiO2N浮置柵GfP基體N源極S漏極D控制柵GCSiO2N+++++-----GC25電可擦除可編程ROM(E2PROM)*特征：用戶可多次修改信息(電寫入、電擦除)；*存儲元狀態(tài)：用浮柵隧道氧化層MOS管的浮置柵是否帶負(fù)電荷表示“1”/“0”；*寫數(shù)據(jù)/數(shù)據(jù)讀出：

如下圖，寫脈沖寬度約10ms，讀出周期us級；

擦除精度可為塊(一般同一行存儲元的GC互連)；因擦/寫時間較長、電壓較高，故常用做ROM(只讀出)。字選線X位線DGC+3V+5V(c)讀出狀態(tài)字選線X位線DGC+20V+20V(a)寫1(寫入)狀態(tài)+0V字選線X位線DGC+20V+20V(b)寫0(擦除)狀態(tài)+0VN

基體PSDGCSiO2PDSGC26快擦寫存儲器(FLASH)

*特征：用戶可多次修改信息(電寫入、電擦除)；*存儲元狀態(tài)與結(jié)構(gòu)：與EPROM類似，氧化層更薄(擦除快)；*數(shù)據(jù)寫入：寫入“1”—與EPROM相同，脈沖寬度約10us，

寫入“0”—與E2PROM相同，脈沖寬度約100us；

擦除精度只能為塊(一般同一行存儲元的GC互連)。(a)寫1(寫入)狀態(tài)字線X位線D+6V+12V0V(b)寫0(擦除)狀態(tài)字線X位線D0V+0V+12V(c)讀出狀態(tài)字線X位線D+5V0VDSP基體NSDGCSiO2NGC27EPROM

常用EPROM以1片2716(2K×8)為最基本容量.如：2732→4K×8，2764→8K×8，27128→16K×8，27256→32K×8右圖為2716等只讀存儲器芯片的引線排列：2典型ROM芯片282.EEPROM

常用芯片有2816(2K×8)、2817(2K×8)和2864(8K×8).2816和2864的引線排列與同容量的6116和6264兼容，2817和2864A的引線排列如圖所示：

29CE→芯片允許信號

WE→寫允許信號

OE→輸出允許信號

RDY/BUSY→擦寫狀態(tài)信號線.擦除和寫入時，置為高電平；寫入完成，置為低電平2816、2817和2864的主要性能指標(biāo)：讀取時間250ns、寫入時間10ns(2816為15ns)、字節(jié)擦除時間10ns（2816為15ns）、讀操作電壓5V、擦寫操作電壓5V、操作電流110mA2.EEPROM

302817和2864A的引線排列如圖所示：31閃速存儲器

閃速存儲器與一般EEPROM不同之處在于，閃速存儲器芯片為整體電擦除并需要為其提供12V編程電壓.但它的擦除和編程速度高、集成度高、可靠性高、功耗低、價格低，其整體性能優(yōu)于一般EEPROM32雙極型RAM→主要用在高速微機(jī)中.

靜態(tài)RAM→不需刷新;功耗大;MOS型RAM用于容量較小的存儲系統(tǒng)

動態(tài)RAM→需刷新;集成度高;功耗低;

適于大容量的存儲器系統(tǒng)4.2.3隨機(jī)讀寫存儲器RAM33靜態(tài)RAM的六管基本存儲單元集成度低，但速度快，價格高，常用做Cache。T1和T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負(fù)載管。如A點為數(shù)據(jù)D，則B點為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T6行選擇線有效（高電平）時，A、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點。行選擇線CD列選擇線T7T8I/OI/O列選擇線有效（高電平）時，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。34雙極型晶體管存儲元35如：6116芯片（存儲容量2KB）的引線和功能如下

2K×8=2048×8=16384個存儲元件，用11根地址線對其進(jìn)行地址譯碼，以便對2K個單元進(jìn)行選擇，選中的8個存儲元件的二進(jìn)制信息同時輸入/輸出，數(shù)據(jù)的方向由CE，WE，OE一起控制1.靜態(tài)RAM

常用的靜態(tài)RAM（SRAM）芯片有：

6116、6264、62128、6225636如：6264芯片的引線和功能如下A12～A0地址輸入D7～D0數(shù)據(jù)輸入輸出

CE1片選1CE2片選2WE寫允許

OE輸出允許37單管MOS式動態(tài)存儲元數(shù)據(jù)線D行選擇線XT1CDCS寫入—①所寫數(shù)據(jù)加到D上，②打開T1→對CS充電或放電；保持—斷開T1→無放電回路→信息存儲在CS中(會緩慢泄漏)；讀出—①在D上加正脈沖→對CD預(yù)充電，

②打開T1→D上電位將變化(CS與CD上電位不等)→放大變化可得到信息→CS得到充電(破壞性讀)，

③用讀出數(shù)據(jù)立即對CS重新寫入(稱為再生)；刷新—步驟與讀操作完全相同。*單管MOS式特點：

MOS管數(shù)—只需一個；→現(xiàn)代DRAM均采用單管MOS式！

數(shù)據(jù)線--只有一根；

讀操作--讀后需立即再生信息(延遲略大)；刷新—均需定時(如2ms~3.3ms內(nèi))對各存儲元刷新。38寫入—①所寫數(shù)據(jù)加到WD上；

②打開T3→對CS充電或放電；保持—斷開T3→無放電回路→CS可信息保存(會緩慢泄漏)；需定時刷新CS中信息←┘讀出—①在Φ上加正脈沖→對CD預(yù)充電；②打開T2→讀RD上電壓[T1導(dǎo)通為1](非破壞性讀)；刷新—先讀出數(shù)據(jù)、再寫入所讀數(shù)據(jù)。寫數(shù)據(jù)線WD讀選擇線T4ΦED讀數(shù)據(jù)線RD預(yù)充電CD&&行選擇線T3T2CST1寫選擇線寫讀3管MOS式動態(tài)存儲元39動態(tài)RAM和內(nèi)存條(1)動態(tài)RAM常用芯片有64K×1、64K×4、1M×1、1M×4等。2164A芯片的引線和功能如下圖所示。4個128×128的存儲矩陣、128選1行譯碼器、128選1列譯碼器、行地址鎖存器、列地址鎖存器、“4選1”I/O控制門和多路開關(guān)402164A存儲矩陣示意圖

41(2)內(nèi)存條內(nèi)存條是一塊焊接了多片存儲器并帶接口引腳的小型印刷電路板，將其插入主板上的存儲器插槽中即可。SIMM(singlein-linememorymodules)是一種8位數(shù)據(jù)寬，帶32條單邊引線或32位數(shù)據(jù)寬度帶72條引線的內(nèi)存條。DIMM(dualin-linememorymodules)是一種64位數(shù)據(jù)寬度帶168條引線的內(nèi)存條，Pentium系列微機(jī)主板上只要插上一條即可工作。DIMM內(nèi)存條由8片8位數(shù)據(jù)寬度的同型號IC芯片組成，有的則由9片組成，增加的1片作校驗位用。有的DIMM內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的EEPROM，稱為串行在片檢測(serialpresencedetect)。42非易失性隨機(jī)存儲器NVRAM(nonvolatileRAM)非易失性隨機(jī)存儲器NVRAM是一種斷電后信息不丟失的RAM。目前NVRAM主要有兩種形式：電池式NVRAM和形影式NVRAM。電池式NVRAM由靜態(tài)隨機(jī)存儲器SRAM、備用電池和切換電路組成。備用電池在外接電源斷開或下降至3V時自動接入電路繼續(xù)供電，以免信息丟失。電池式NVRAM芯片的引線排列與SRAM芯片兼容。形影式NVRAM由SRAM和EEPROM組成。SRAM和EEPROM的存儲容量相同，且逐位一一對應(yīng)。EEPROM中的信息必須調(diào)出后存放到SRAM中（有些芯片上電后自動電池）才能與CPU交換信息。在正常運(yùn)行時對形影式NVRAM的讀或?qū)懖僮髦慌cSRAM交換信息。SRAM中的信息也可以存入EEPROM中，但在外接電源斷開或發(fā)生故障時，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動保護(hù)。43在CPU對存儲器進(jìn)行讀/寫操作時，首先要由地址總線給出地址，然后要發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進(jìn)行信息交換.所以，存儲器和CPU的連接，有三個部分：（1）地址線的連接；（2）數(shù)據(jù)線的連接；（3）控制線的連接。4.3存儲器與CPU的接口44計算機(jī)應(yīng)用系統(tǒng)的存儲器通常由多片存儲器芯片組成.芯片內(nèi)部的存儲單元由片內(nèi)的譯碼電路對芯片的地址線輸入的地址進(jìn)行譯碼來選擇，稱之為字選.字選只要從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連即可完成.而存儲器芯片則由地址總線中剩余的高位線來選擇，這就是片選

4.3.1存儲器芯片與地址總線的連接

45地址線數(shù)與存儲單元數(shù)間的關(guān)系為：

存儲單元=2x（x為地址線數(shù)）如下表所列地址線數(shù)1234…8910111213141516單元數(shù)24816…2565121K2K4K8K16K32K64K4.3.1存儲器芯片與地址總線的連接

46存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”47片內(nèi)譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A048存儲芯片片選端的連接存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量也就是擴(kuò)充了存儲器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進(jìn)行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)這種擴(kuò)充簡稱為“地址擴(kuò)充”或“字?jǐn)U充”4949存儲芯片的字?jǐn)U展用8K×8bit的芯片擴(kuò)展實現(xiàn)64KB存儲器D0~D7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線——片選線。

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為50用1024×1位存儲器芯片組成的1KRAM

1024=210，故芯片上地址線為10條數(shù)據(jù)線為1條，每一單元相應(yīng)于一位，故只要把它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

51地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000

進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線——片選線。

52片選端常有效A19～A15 A14～A0

全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡單易行、但無法再進(jìn)行地址擴(kuò)充，會出現(xiàn)“地址重復(fù)”53地址重復(fù)一個存儲單元具有多個存儲地址的現(xiàn)象原因：有些高位地址線沒有用、可任意使用地址,出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好54譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程常用的2:4譯碼器74LS139常用的3:8譯碼器74LS138常用的4:16譯碼器74LS15455譯碼器74LS13856G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效74LS138的真值57

全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多58全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M591C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A1360部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費(fèi)61部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y362A19～

A15A14～

A12A11～A0一個可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH63線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會出現(xiàn)地址重復(fù)一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用64線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE65線選譯碼示例A19～

A15A14A13A12～A0一個可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH注意：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用66用256×4位存儲器芯片組成的1KRAM

每片256×4芯片上有8條地址線,４條數(shù)據(jù)線.兩片組成一頁,將數(shù)據(jù)擴(kuò)展為8位.地址總線上的A0～A7直接與每片的地址輸入端相連,實現(xiàn)頁內(nèi)尋址;A8和A9經(jīng)過譯碼,實現(xiàn)頁的尋址1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

674.3.2存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴(kuò)充數(shù)據(jù)位這個擴(kuò)充方式簡稱“位擴(kuò)充”681位、4位和8位的存儲器芯片，其數(shù)據(jù)線分別為1根、2根和8根，在與8088CPU總線的8根數(shù)據(jù)線相連時，采用并聯(lián)方式：

1位的存儲器芯片，用8片，將每片的數(shù)據(jù)線依次與數(shù)據(jù)總線的8根數(shù)據(jù)線相連，8片的地址相同

4位的存儲器芯片，用2片，將每片的4根數(shù)據(jù)線分別與數(shù)據(jù)總線的高4位和低4位相連，2片的地址相同

8位的存儲器芯片，則將它的8根數(shù)據(jù)線分別與8根數(shù)據(jù)線相連69位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個位擴(kuò)充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個整體常被稱為“芯片組”進(jìn)行位擴(kuò)展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

70存儲芯片的位擴(kuò)展：D0D7…用64K×1bit的芯片擴(kuò)展實現(xiàn)64KB存儲器進(jìn)行位擴(kuò)展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

A0~A15R/WCS等效為64K*8A0~A15D0~D7R/WCS存儲器容量的擴(kuò)展71用1024×1位存儲器芯片組成的1KRAM

1024=210，故芯片上地址線為10條數(shù)據(jù)線為1條，每一單元相應(yīng)于一位，故只要把它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可例1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

72ROM→將芯片的輸出允許線OE直接與8088的存儲器讀信號MEMR相連RAM→將各芯片的輸出允許線OE（或RD）并聯(lián)后與CPU總線的MEMR相連;寫允許線WE（或WR）并聯(lián)后與MEMW相連4.3.3存儲器芯片與控制總線的連接

73例1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

1K位存儲器芯片，有1024×1位、256×4位和128×8位等不同結(jié)構(gòu).因此與8088的8位數(shù)據(jù)總線相連時，字向采用地址串聯(lián)，位向采用位并聯(lián)來滿足存儲器需要的容量和位數(shù).如要組成1K×8位的存儲器，可以采用1024×1位的存儲器芯片，也可采用256×4位的存儲器芯片

4.3.4連接舉例

74例1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

1K位存儲器芯片，有1024×1位、256×4位和128×8位等不同結(jié)構(gòu).因此與8088的8位數(shù)據(jù)總線相連時，字向采用地址串聯(lián)，位向采用位并聯(lián)來滿足存儲器需要的容量和位數(shù).如要組成1K×8位的存儲器，可以采用1024×1位的存儲器芯片，也可采用256×4位的存儲器芯片

75用1024×1位存儲器芯片組成的1KRAM

1024=210，故芯片上地址線為10條數(shù)據(jù)線為1條，每一單元相應(yīng)于一位，故只要把它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可例1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

76用256×4位存儲器芯片組成的1KRAM

每片256×4芯片上有8條地址線,４條數(shù)據(jù)線.兩片組成一頁,將數(shù)據(jù)擴(kuò)展為8位.地址總線上的A0～A7直接與每片的地址輸入端相連,實現(xiàn)頁內(nèi)尋址;A8和A9經(jīng)過譯碼,實現(xiàn)頁的尋址例1K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接

77例8KEPROM和4K靜態(tài)RAM的連接

通常,ROM和RAM的地址要一起考慮.用EPROM2732和靜態(tài)RAM6116組成8KROM和4KRAM的連接圖如下：788KEPROM和4KRAM按小容量芯片連接如圖：

例8KEPROM和4K靜態(tài)RAM的連接

798KEPROM和4KRAM的線選連接如圖：

例8KEPROM和4K靜態(tài)RAM的連接

80CPU復(fù)位后IP(PC)為0的線選連接如圖：

例8KEPROM和4K靜態(tài)RAM的連接

818086的16位存儲器接口數(shù)據(jù)總線為16位，但存儲器按字節(jié)進(jìn)行編址用兩個8位的存儲體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何連接？828086的16位存儲器接口兩種譯碼方法獨(dú)立的存儲體譯碼器每個存儲體用一個譯碼器；缺點：電路復(fù)雜，使用器件多。獨(dú)立的存儲體寫選通譯碼器共用，但為每個存儲體產(chǎn)生獨(dú)立的寫控制信號電路簡單，節(jié)省器件。831）獨(dú)立的存儲體譯碼器D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號線的連接方法MEMW#信號同時有效，但只有一個存儲體被選中讀16位數(shù)據(jù)時每個體被選中幾次？842）獨(dú)立的存儲體寫選通D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個存儲體用不同的寫控制信號讀16位數(shù)據(jù)時每個體被選中幾次？858086讀寫16位數(shù)據(jù)的特點：讀16位數(shù)據(jù)時會讀兩次，每次8位。讀高字節(jié)時BHE=0，A0=1；讀低字節(jié)時BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時一次寫入。BHE和A0同時為0同時使用全部數(shù)據(jù)線D15～D086CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：（1）確定(擴(kuò)展)地址線數(shù)（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址譯碼電路圖并連接

實用中，應(yīng)盡可能選擇大容量片，以簡化電路和減少板卡面積。87用1024×1位的芯片組成1KRAM的方框圖88用256×4位的芯片組成1KRAM的方框圖894KBRAM的連接（1）計算出所需的芯片數(shù)（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量（3）控制線，數(shù)據(jù)線，地址線的連接：有線選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。90線選方式地址分布A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH91

用2114芯片組成4KRAM線選控制譯碼結(jié)構(gòu)圖92用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖93用2114芯片組成4KRAM全局譯碼結(jié)構(gòu)圖94例：用EPROM2716（2K*8）為某8位CPU

設(shè)計一個16KB的ROM存儲器.(1)確定芯片組數(shù):

每片2716存儲容量為2KB,16KB需要8片(2)片內(nèi)譯碼:(3)8個片選信號的譯碼:用74LS138(4)CPU的總線與存儲器的連接數(shù)據(jù)線8條片上11條地址線直接與CPU的低位地址線連接控制線:讀RD,M95D0~D7A10~A0CEOED0~D7A10~A0CEOED0~D7A10~A0CEOE。。。。。。74LS1388088CPU