先進(jìn)封裝行業(yè)新技術(shù)前瞻專題系列(七)：CoWoS五問(wèn)五答

Q1CoWoS是什么？CoWoS是一種先進(jìn)的封裝技術(shù)，能夠?qū)⒍鄠€(gè)芯片堆疊在一起，然后封裝在一個(gè)基板上，形成一個(gè)緊湊且高效的單元。在芯片制造領(lǐng)域，前道、中道和后道指的是半導(dǎo)體生產(chǎn)過(guò)程中的三個(gè)主要階段，具體如下：前道（Front-End

Manufacturing

）：前道工藝主要涉及晶圓制造，這是在空白的硅片上完成電路加工的過(guò)程，包括光刻、刻蝕、薄膜生長(zhǎng)、離子注入、清洗、CMP（化學(xué)機(jī)械拋光）和量測(cè)等工藝步驟。這個(gè)階段的目標(biāo)是在硅片上形成晶體管和其他有源器件，以及多層互連結(jié)構(gòu)。中道（Middle-End

Manufacturing）：

中道是介于晶圓制造和封裝測(cè)試之間的一個(gè)環(huán)節(jié)，有時(shí)也被稱作

“Bumping”。它通常指的是在晶圓上形成的凸點(diǎn)（Bumps），這些凸點(diǎn)用于后續(xù)的封裝過(guò)程，使得芯片能夠與外部電路連接。中道制造隨著高密度芯片需求的增長(zhǎng)而變得越來(lái)越重要，尤其是在倒裝芯片（Flip-Chip）技術(shù)中。后道（Back-End

Manufacturing）：

后道工藝主要涉及封裝和測(cè)試。包括減薄、劃片、裝片、引線鍵合、模塑、電鍍、切筋

/

成型和終測(cè)等步驟。這個(gè)階段的目標(biāo)是將圓形的硅片切割成單獨(dú)的芯片顆粒，完成外殼封裝，并進(jìn)行電氣測(cè)試以確保性能符合標(biāo)準(zhǔn)。圖1：半導(dǎo)體生產(chǎn)過(guò)程資料來(lái)源：

CSDN，東興證券研究所目前集成電路前道制程工藝發(fā)展受限，但隨著大模型和

AIGC

等新興應(yīng)用場(chǎng)景的快速發(fā)展，科技產(chǎn)業(yè)對(duì)于芯片性能的要求日益提高，越來(lái)越多集成電路企業(yè)轉(zhuǎn)向后道先進(jìn)封裝工藝尋求先進(jìn)技術(shù)方案，以確保產(chǎn)品性能的持續(xù)提升。2.5D

封裝、3D

封裝等均被認(rèn)為屬于先進(jìn)封裝范疇。2.5D

封裝：

這種封裝方式是將芯片堆疊在中介層之上，通過(guò)微小的金屬線連接不同的芯片，實(shí)現(xiàn)電子信號(hào)的整合。3D

封裝：

更進(jìn)一步，3D

封裝技術(shù)允許芯片垂直堆疊，這為高性能邏輯芯片和

SoC（System

onChip）的制造提供了可能。CoWoS

嚴(yán)格來(lái)說(shuō)屬于

2.5D先進(jìn)封裝技術(shù)，由

CoW和

oS

組合而來(lái)：先將芯片通過(guò)

Chip

on

Wafer（CoW）的封裝制程連接至硅晶圓，再把

CoW

芯片與基板（Substrate）連接，整合成CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實(shí)現(xiàn)多顆芯片互聯(lián)。圖2：CoWoS結(jié)構(gòu)由CoW和基板oS連接整合而成資料來(lái)源：鐘毅等《芯片三維互連技術(shù)及異質(zhì)集成研究進(jìn)展》

，東興證券研究所2011年臺(tái)積電開發(fā)出的第一代CoWoS-S硅中介層最大面積為775mm2，已經(jīng)接近掩膜版的曝光尺寸極限（858mm2），對(duì)此，臺(tái)積電研發(fā)出光罩拼接技術(shù)突破了該瓶頸，光罩拼接即兩個(gè)光罩組合，產(chǎn)生重合部分的RDL互聯(lián)需做到一致。突破光罩限制后，2014年臺(tái)積電第二代CoWoS-S產(chǎn)品的硅中介層面積達(dá)到1150mm2，第三代、第四代、第五代、第六代硅中介層面積分別為1245mm2、1660mm2、2500mm2、3320mm2，對(duì)應(yīng)的集成芯片數(shù)量分別為1個(gè)soc+4個(gè)HBM（內(nèi)存16GB）、1個(gè)soc+6個(gè)HBM（內(nèi)存48GB）、2個(gè)soc+8個(gè)HBM（內(nèi)存128GB）、2個(gè)soc+12個(gè)HBM。硅轉(zhuǎn)接板面積不斷增加，便于集成更多元器件，從第三代開始，CoWoS由同質(zhì)集成轉(zhuǎn)變?yōu)楫愘|(zhì)集成。第五代芯片不僅對(duì)邏輯與內(nèi)存進(jìn)行了改進(jìn)，還針對(duì)硅中介層的RDL、TSV進(jìn)行改進(jìn)，在硅中介層加入了eDTC（嵌入式深溝槽電容器）以進(jìn)一步穩(wěn)定電源系統(tǒng)。圖3:

CoWoS發(fā)展歷程資料來(lái)源：

網(wǎng)易，東興證券研究所CoWoS-S(SiliconInterposer):

使用硅中介層作為主要的連接媒介。這種結(jié)構(gòu)通常具有高密度的I/O互連，適合高性能計(jì)算和大規(guī)模集成電路的需求。硅中介層的優(yōu)勢(shì)在于其精密的制造工藝和優(yōu)越的電性能。應(yīng)用：主要用于需要極高性能和高密度互連的應(yīng)用，如高性能計(jì)算（HPC）、人工智能（AI）加速器和高端服務(wù)器。CoWoS-R(RDLInterposer):

使用重新布線層（RDL）中介層。這種類型的封裝主要用于降低成本和適應(yīng)不同類型的器件連接需求，RDL具有更大的設(shè)計(jì)靈活性，可以支持更多的芯片連接。應(yīng)用：適用于需要兼顧性能和成本的應(yīng)用，如網(wǎng)絡(luò)設(shè)備、通信基站和某些高端消費(fèi)電子產(chǎn)品。CoWoS-L(LocalSiliconInterconnectandRDLInterposer):結(jié)合局部硅互連和RDL中介層，利用兩者的優(yōu)點(diǎn)以實(shí)現(xiàn)更高效的封裝和連接。這種結(jié)構(gòu)適合復(fù)雜的系統(tǒng)集成，能夠在單一封裝中實(shí)現(xiàn)更復(fù)雜的電路設(shè)計(jì)。應(yīng)用：適用于需要降低封裝成本并且具有一定性能需求的應(yīng)用，如消費(fèi)類電子產(chǎn)品和中端服務(wù)器。臺(tái)積電將CoWoS封裝技術(shù)分為三種類型——CoWoS-S、CoWoS-R、

CoWoS-L。其主要區(qū)別在于中介層的不同：Q2CoWoS的優(yōu)勢(shì)與挑戰(zhàn)？高度集成CoWoS封裝技術(shù)的一個(gè)顯著特點(diǎn)是它可以實(shí)現(xiàn)高度集成，這意味著多個(gè)芯片在一個(gè)封裝中可以實(shí)現(xiàn)高度集成，從而可以在更小的空間內(nèi)提供更強(qiáng)大的功能。這種技術(shù)特別適用于那些對(duì)空間效率有極高要求的行業(yè)，如互聯(lián)網(wǎng)、5G和人工智能。高速和高可靠性由于芯片與晶圓直接相連，CoWoS封裝技術(shù)可以提高信號(hào)傳輸速度和可靠性。此外，它還能有效地縮短電子器件的信號(hào)傳輸距離，從而減少傳輸時(shí)延和能量損失。。高性價(jià)比相比于傳統(tǒng)的封裝技術(shù)，CoWoS技術(shù)可以降低芯片的制造成本和封裝成本。這是因?yàn)樗苊饬藗鹘y(tǒng)封裝技術(shù)中的繁瑣步驟，如銅線纏繞、耗材成本高等，從而可以提高生產(chǎn)效率和降低成本。030102資料來(lái)源：

合明科技，東興證券研究所Challenge01020403集成和良率挑戰(zhàn)：2.5D

和

3D

集成電路需要像任何其他集成電路一樣進(jìn)行測(cè)試，以確保它們沒(méi)有任何制造缺陷。然而，測(cè)試

2.5D

或

3D

集成電路要困難得多，因?yàn)槊總€(gè)晶圓芯片在安裝到中介層之前都需要單獨(dú)測(cè)試，安裝后還需要再次測(cè)試。除此之外，硅通孔

(TSV)

也需要測(cè)試。最后，大型硅中介層特別容易受到制造缺陷的影響，并可能導(dǎo)致產(chǎn)量損失。電氣挑戰(zhàn)：信號(hào)完整性：邏輯晶圓到基板的互連：隨著數(shù)據(jù)速率的提高，由于

TSV

的寄生電容和電感，互連的信號(hào)傳輸會(huì)變差。為了解決這個(gè)問(wèn)題，努力優(yōu)化

TSV，以最大限度地降低電容和電感。邏輯晶圓芯片到

HBM：SoC

和HBM

之間互連的眼圖性能瓶頸歸因于互連的寄生電阻和電容。電源完整性：CoWoS

封裝通常用于具有較高數(shù)據(jù)切換率和較低工作電壓的高性能應(yīng)用。這使得這些封裝容易受到電源完整性挑戰(zhàn)。制造復(fù)雜性：CoWoS

是一種

2.5D/3D

集成技術(shù)，與前代技術(shù)相比，制造復(fù)雜性顯著增加。制造復(fù)雜性直接導(dǎo)致采用這種封裝技術(shù)的芯片成本增加。散熱挑戰(zhàn)：由于中介層和基板之間的熱膨脹系數(shù)

(CTE)

不同，CoWoS

封裝會(huì)遇到散熱問(wèn)題。使用有機(jī)中介層確實(shí)可以在一定程度上限制散熱問(wèn)題。使用底部填充材料可以緩沖硅片和基板之間的熱失配，從而大大提高焊點(diǎn)的壽命。資料來(lái)源：

電子工程專輯，東興證券研究所Q3產(chǎn)業(yè)市場(chǎng)現(xiàn)狀？后摩爾時(shí)代，先進(jìn)制程工藝演進(jìn)逼近物理極限，先進(jìn)封裝（AP）成了延續(xù)芯片新能持續(xù)提升的道路之一。傳統(tǒng)的芯片封裝方式已經(jīng)無(wú)法滿足如此巨大的數(shù)據(jù)處理需求，先進(jìn)封裝的重要性日益凸顯。近年來(lái)，先進(jìn)封裝市場(chǎng)規(guī)模不斷擴(kuò)大，多樣化的AP平臺(tái)，包括扇出封裝、WLCSP、fcBGA/CSP、SiP

和

2.5D/3D

堆疊封裝，加上異構(gòu)和小芯片的變革潛力，正在重塑半導(dǎo)體格局。2020年-2023年，全球半導(dǎo)體先進(jìn)封裝市場(chǎng)規(guī)模穩(wěn)步上升。自2020年的300億美元上升至2023年的439億美元，年復(fù)合增長(zhǎng)率為13.5%。同時(shí)預(yù)計(jì)2024年，全球半導(dǎo)體先進(jìn)封裝市場(chǎng)規(guī)模將進(jìn)一步上升，達(dá)472.5億美元。在全球趨勢(shì)下，中國(guó)半導(dǎo)體先進(jìn)封裝市場(chǎng)也迎來(lái)春天。2020年，中國(guó)半導(dǎo)體先進(jìn)封裝市場(chǎng)規(guī)模為351.3億元，據(jù)中商產(chǎn)業(yè)研究院預(yù)測(cè)，2025年

中國(guó)先進(jìn)封裝市場(chǎng)規(guī)模將超過(guò)1100億元，年復(fù)合增長(zhǎng)率達(dá)26.5%。 資料來(lái)源：中商情報(bào)網(wǎng)，東興證券研究所圖4:2024年全球半導(dǎo)體先進(jìn)封裝市場(chǎng)規(guī)模預(yù)計(jì)達(dá)472.5億美元圖5:2020-2025E中國(guó)半導(dǎo)體先進(jìn)封裝市場(chǎng)規(guī)模達(dá)26.5%資料來(lái)源：中商情報(bào)網(wǎng)，東興證券研究所CoWoS先進(jìn)封裝技術(shù)主要應(yīng)用于AI算力芯片及HBM領(lǐng)域。英偉達(dá)是CoWoS主要需求大廠，在臺(tái)積電的CoWoS產(chǎn)能中，英偉達(dá)占整體供應(yīng)量比重超過(guò)50%。其中Hopper系列的A100和H100、Blackwell

Ultra

使用臺(tái)積電CoWoS封裝工藝。作為臺(tái)積電CoWoS封裝技術(shù)的最大客戶，英偉達(dá)的需求將對(duì)市場(chǎng)格局產(chǎn)生重要影響。受益于英偉達(dá)Blackwell系列GPU的量產(chǎn)，臺(tái)積電預(yù)計(jì)將從2025年第四季度開始，將CoWoS封裝工藝從CoWoS-Short（CoWoS-S）轉(zhuǎn)向CoWoS-Long（CoWoS-L）制程，使CoWoS-L成為其CoWoS技術(shù)的主要制程。到2025年第四季度，CoWoS-L將占臺(tái)積電CoWoS總產(chǎn)能的54.6%，CoWoS-S占38.5%，而CoWoS-R則占6.9%。這一轉(zhuǎn)變不僅反映了市場(chǎng)需求的變化，也展示了英偉達(dá)在高性能GPU市場(chǎng)的強(qiáng)大影響力。除了英偉達(dá)，其他企業(yè)如博通和Marvell也在增加對(duì)臺(tái)積電CoWoS產(chǎn)能的訂單，以滿足為谷歌和亞馬遜提供ASIC（專用集成電路）設(shè)計(jì)服務(wù)的需求。資料來(lái)源：智研咨詢，東興證券研究所圖6：預(yù)計(jì)2025年Q4CoWoS-L將占據(jù)CoWoS過(guò)半產(chǎn)能圖7：英特爾Blackwell

Ultra

產(chǎn)品資料來(lái)源：超能網(wǎng)，東興證券研究所隨著先進(jìn)AI加速器、圖形處理單元及高性能計(jì)算應(yīng)用的蓬勃發(fā)展，所需處理的數(shù)據(jù)量正以前所未有的速度激增，這一趨勢(shì)直接推動(dòng)了高帶寬內(nèi)存（HBM）銷量的急劇攀升。數(shù)據(jù)顯示，2029年全球HBM行業(yè)市場(chǎng)規(guī)模達(dá)79.5億美元；2020-2023年中國(guó)HBM市場(chǎng)規(guī)模自3億元上升至25.3億元，年復(fù)合增長(zhǎng)率達(dá)204%。HBM走線長(zhǎng)度短、焊盤數(shù)高，在PCB甚至封裝基板上無(wú)法實(shí)現(xiàn)密集且短的連接。因此還需要CoWoS等2.5D先進(jìn)封裝技術(shù)來(lái)實(shí)現(xiàn)。CoWoS能以合理的成本提供更高的互連密度和更大的封裝尺寸，目前大部分HBM均使用的此項(xiàng)技術(shù)。因此，HBM的產(chǎn)能都將受制于CoWoS產(chǎn)能。HBM需求激增進(jìn)一步加劇了CoWoS封裝的供不應(yīng)求情況。資料來(lái)源：智研咨詢，東興證券研究所圖9：

2020-2023中國(guó)HBM市場(chǎng)規(guī)模年復(fù)合增長(zhǎng)率達(dá)204%資料來(lái)源：Morder

Intelligence，東興證券研究所圖8：

2024E-2029E全球HBM年市場(chǎng)規(guī)模復(fù)合增長(zhǎng)率為25.86%Q4中國(guó)大陸主要有哪些企業(yè)參與？長(zhǎng)電科技是全球領(lǐng)先的集成電路制造與技術(shù)服務(wù)提供商，在中國(guó)、韓國(guó)及新加坡?lián)碛袃纱笱邪l(fā)中心和六大集成電路成品生產(chǎn)基地，業(yè)務(wù)機(jī)構(gòu)分布于世界各地，可與全球客戶進(jìn)行緊密的技術(shù)合作并提供高效的產(chǎn)業(yè)鏈支持。擁有高集成度的晶圓級(jí)WLP、2.5D/3D、系統(tǒng)級(jí)（SiP）封裝技術(shù)和高性能的Flip

Chip

和引線互聯(lián)封裝技術(shù)。2024年9月28日長(zhǎng)電科技完成了對(duì)晟碟半導(dǎo)體（上海）有限公司80%股權(quán)的收購(gòu).本次收購(gòu)加大先進(jìn)閃存存儲(chǔ)產(chǎn)品封裝和測(cè)試產(chǎn)能布局的同時(shí)，進(jìn)一步增強(qiáng)與全球存儲(chǔ)巨頭西部數(shù)據(jù)的合作關(guān)系，或?qū)⑹芤嬗诖鎯?chǔ)芯片需求提升。長(zhǎng)電科技2024年2季度歸母凈利潤(rùn)環(huán)比增長(zhǎng)258%，營(yíng)收創(chuàng)同期歷史新高。二季度實(shí)現(xiàn)收入為人民幣86.4億元，同比增長(zhǎng)36.9%，環(huán)比增長(zhǎng)26.3%，創(chuàng)歷史同期新高。二季度經(jīng)營(yíng)活動(dòng)產(chǎn)生現(xiàn)金人民幣16.5億元，二季度扣除資產(chǎn)投資凈支出人民幣9.3億元，自由現(xiàn)金流達(dá)人民幣7.2億元。二季度歸母凈利潤(rùn)為人民幣4.8億元，同比增長(zhǎng)25.5%，環(huán)比增長(zhǎng)258.0%。圖10：2023年長(zhǎng)電科技營(yíng)收296.61億元圖11：長(zhǎng)電科技2024年2季度歸母凈利潤(rùn)環(huán)比增長(zhǎng)258%235.26264.64305.02337.62296.6120%15%10%5%0%-5%-10%-15%26024022020036034032030028020232019-2023長(zhǎng)電科技營(yíng)收及變化單位：億元2019 2020 2021 2022營(yíng)業(yè)收入 YoY資料來(lái)源：同花順，公司年報(bào)，東興證券研究所01000020000300004000050000600002024Q12024Q2歸母凈利潤(rùn)資料來(lái)源：同花順，公司年報(bào)，東興證券研究所歸母凈利潤(rùn)環(huán)比增長(zhǎng)258%2024Q1Q2長(zhǎng)電科技?xì)w母凈利潤(rùn)單位：萬(wàn)元通富微電具有行業(yè)一流的封裝技術(shù)水平和廣泛的產(chǎn)品布局優(yōu)勢(shì)，先后承擔(dān)了多項(xiàng)國(guó)家級(jí)技術(shù)改造、科技攻關(guān)項(xiàng)目，并取得了豐碩的技術(shù)創(chuàng)新成果：超大尺寸2D+封裝技術(shù)及3維堆疊封裝技術(shù)均獲得驗(yàn)證通過(guò)；大尺寸多芯片chip

last封裝技術(shù)獲得驗(yàn)證通過(guò)；國(guó)內(nèi)首家WB分腔屏蔽技術(shù)研發(fā)及量產(chǎn)獲得突破。公司在發(fā)展過(guò)程中不斷加強(qiáng)自主創(chuàng)新，并在多個(gè)先進(jìn)封裝技術(shù)領(lǐng)域積極開展國(guó)內(nèi)外專利布局。截至2023年12月31日，公司累計(jì)國(guó)內(nèi)外專利申請(qǐng)達(dá)1,544件，先進(jìn)封裝技術(shù)布局占比超六成；同時(shí)，公司先后從富士通、卡西歐、AMD獲得技術(shù)許可，使公司快速切入高端封測(cè)領(lǐng)域，為公司進(jìn)一步向高階封測(cè)邁進(jìn)，奠定堅(jiān)實(shí)的技術(shù)基礎(chǔ)。面向未來(lái)高附加值產(chǎn)品以及市場(chǎng)熱點(diǎn)方向，立足長(zhǎng)遠(yuǎn)，大力開發(fā)扇出型、圓片級(jí)、倒裝焊等封裝技術(shù)并擴(kuò)充其產(chǎn)能；此外，積極布局Chiplet、2D+等頂尖封裝技術(shù)，形成了差異化競(jìng)爭(zhēng)優(yōu)勢(shì)。2019-2023公司營(yíng)收持續(xù)增長(zhǎng)。2023年實(shí)現(xiàn)營(yíng)收222.69億元，根據(jù)芯思想研究院發(fā)布的2023年全球委外封測(cè)榜單，在全球前十大封測(cè)企業(yè)2023年?duì)I收普遍下降的情況下，公司營(yíng)收略有增長(zhǎng)。圖12：2019-2023年公司營(yíng)收持續(xù)上漲 圖13：2023年通富微電歸母凈利潤(rùn)為1.69億元82.67107.69158.12214.29222.6910%20%30%40%50%0501001502002502019-2023通富微電營(yíng)收及變化單位：億元0.193.389.575.021.69-500%0%500%1000%1500%2000%2468100% 02019 2020 2021 2022 2023 2019 2020 2021 2022 20232019-2023通富微電歸母凈利潤(rùn)及變化單位：億元營(yíng)業(yè)收入 YoY 歸母凈利潤(rùn) YoY資料來(lái)源：同花順，公司年報(bào)，東興證券研究所 資料來(lái)源：同花順，公司年報(bào)，東興證券研究所華天科技已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等集成電路先進(jìn)封裝技術(shù)，承擔(dān)了多項(xiàng)國(guó)家重大科技專項(xiàng)項(xiàng)目（課題），榮獲“中國(guó)半導(dǎo)體市場(chǎng)值得信賴品牌”、“中國(guó)半導(dǎo)體市場(chǎng)最具影響力企業(yè)”和“中國(guó)十大半導(dǎo)體封裝測(cè)試企業(yè)”等榮譽(yù)和稱號(hào)，多項(xiàng)產(chǎn)品和技術(shù)被評(píng)為“中國(guó)半導(dǎo)體創(chuàng)新產(chǎn)品和技術(shù)”持續(xù)開展先進(jìn)封裝技術(shù)和工藝研發(fā)，推進(jìn)FOPLP封裝工藝開發(fā)和2.5D工藝驗(yàn)證;

通過(guò)汽車級(jí)AECQ100

Grade0封裝工藝驗(yàn)證，具備3DNAND

Flash

32層超薄芯片堆疊封裝能力，完成高散熱銦片F(xiàn)CBGA封裝工藝、超薄芯片硅通孔TCB鍵合技術(shù)、HBPOP封裝技術(shù)開發(fā)，應(yīng)用于5G旗艦手機(jī)的高密度射頻SiP模組、FC+WB混合封裝的UFS3.1產(chǎn)品實(shí)現(xiàn)量產(chǎn)。2024年前三季度華天科技實(shí)現(xiàn)營(yíng)收預(yù)計(jì)105.31億元,同比增長(zhǎng)30.52%。2019-2023年華天科技研發(fā)投入持續(xù)增長(zhǎng)，研發(fā)投入分別為4.02、4.62、6.5、7.08、6.94億元。圖15：2019-2023年華天科技研發(fā)投入持續(xù)增長(zhǎng)資料來(lái)源：同花順，公司年報(bào)，東興證券研究所81.0383.82120.97119.06112.98-10%0%10%30%20%40%50%507090110130150圖14：2023年華天科技預(yù)計(jì)營(yíng)收112.98億元2019-2023華天科技營(yíng)收及變化單位：億元2019 2020 2021 2022 2023營(yíng)業(yè)收入 YoY資料來(lái)源：同花順，公司年報(bào)，東興證券研究所Q5CoWoS技術(shù)發(fā)展趨勢(shì)資料來(lái)源：網(wǎng)易，芯榜，東興證券研究所CoWoS-L結(jié)合了CoWoS-S和InFO技術(shù)的優(yōu)點(diǎn)，使用中介層與LSI芯片進(jìn)行芯片間互連，并使用RDL層進(jìn)行功率和信號(hào)傳輸，從而提供最靈活的集成。CoWoS-L的中介層包括多個(gè)局部硅互連（local

silicon

inte