數(shù)字電子技術基礎完整全部課件

第一章數(shù)字電子技術基礎學習指導

1.1為什么要學習數(shù)字電子技術基礎？

1.2數(shù)字信號與數(shù)字電路

1.3數(shù)制及其轉換

1.4碼制

本章小結

第1章數(shù)字電子技術概論

本章先介紹為什么要學習數(shù)字電子技術基礎？“數(shù)字電子技術基礎”是一門技術基礎課程，它是研究數(shù)字邏輯電路及其應用的一門課程，其實踐性、應用性很強。介紹數(shù)字信號與數(shù)字電路、模擬信號與模擬電路，介紹數(shù)字電路的發(fā)展簡史及應用，介紹常用數(shù)制及其轉換，介紹常用編碼。學完本章要求：

了解數(shù)字電子技術基礎的課程性質、發(fā)展史及應用。掌握常用數(shù)制及其轉換，掌握常用編碼。學習指導1.1為什么要學習數(shù)字電子技術

隨著中國制造2025和工業(yè)4.0的到來，國家層面高度重視智能化人才培養(yǎng)，這是一場數(shù)字革命。在新工科的背景下，《數(shù)字電子技術基礎》作為“智能化”相關專業(yè)的專業(yè)核心基礎課，顯得尤為重要。在互聯(lián)網+時代，學習行為模式發(fā)生變化，共享、討論、互動、協(xié)作成為最普遍的學習模式。1.背景：

數(shù)字電子技術是一門技術基礎課程，其實踐性、應用性很強，該課程一直被列入我校電氣類、自動化類、電子信息類等專業(yè)的必修課。隨著電子技術的飛速發(fā)展，電子計算機和集成電路的廣泛應用，對國民經濟和國防各領域的影響和滲透日益深入，數(shù)字電子技術的知識、理論和方法在相關專業(yè)的地位越來越重要。2.地位：因此，有必要學好《數(shù)字電子技術基礎》，為“智能化”人才的培養(yǎng)打下堅實基礎，助力中國制造2025進程。3.課程性質數(shù)字電子技術是電氣、自動化、建筑電氣、計算機和信息通信等專業(yè)的一門重要的技術基礎課。數(shù)字電子技術基礎是研究數(shù)字邏輯電路應用的一門課程，具有較強的應用性。4.課程的目的與任務

學習該課程的任務是使學生掌握典型的數(shù)字邏輯電路的分析方法及常用的分析設計方法。目的是使學生獲得數(shù)字電路的基本理論、基礎知識和基本技能，為后續(xù)課程打好基礎。5.課程的基本要求1）正確理解掌握基本概念和基本原理。2）正確運用邏輯分析與設計的基本方法。3）認真對待實驗中出現(xiàn)的問題，及時寫出實驗報告。4）按時完成作業(yè)。6.課程內容

第1章數(shù)字電子技術概論重點：為什么要學習數(shù)字電子技術基礎？

二進制數(shù)及其表示方法，數(shù)制和碼制、原碼、反碼和補碼的概念。常用數(shù)制及其相互轉換。

第2章邏輯代數(shù)基礎重點：邏輯代數(shù)的含義，布爾代數(shù)的定律、規(guī)律、邏輯函數(shù)的公式化簡法和卡諾圖化簡法。

第3章集成門電路重點：TTL門電路、CMOS門電路。

第4章組合邏輯電路重點：組合邏輯電路的分析與設計方法，編碼器、譯碼器、數(shù)據(jù)選擇器和加法器的應用。

第5章觸發(fā)器重點：觸發(fā)器的電路結構和邏輯功能。

第7章半導體存儲電路重點：ROM、RAM的應用和用存儲器實現(xiàn)組合邏輯函數(shù)。

第8章脈沖波形的產生和整形重點：施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的應用。555定時器的應用。

第9章模數(shù)和數(shù)模轉換重點：模數(shù)（A/D）和數(shù)模（D/A）轉換及其應用。1)張民薛必翠馬鴻洋

主編數(shù)字電子技術基礎，中國石油大學出版社，2021.112)閆石主編數(shù)字電子技術基礎（第六版），高等教育出版社2016.43)康華光主編電子技術基礎—數(shù)字部分（第六版），高等教育出版社2016.24)李亞伯主編數(shù)字電路與系統(tǒng)，電子工業(yè)出版社2014.128.主要參考書7.課程學時:

總學時：64學時，其中理論教學48學時，

實驗16學時。1.2數(shù)字信號與數(shù)字電路1.2.1模擬信號與數(shù)字信號

數(shù)字量和模擬量：自然界中物理量可分為數(shù)字量和模擬量兩種。數(shù)字量：物理量的變化在時間上和數(shù)量上都是離散的。數(shù)字信號：表示數(shù)字量的信號。數(shù)字電路：工作在數(shù)字信號下的電子電路?？梢杂靡粋€離散的電壓序列來表示信息。一、數(shù)字量和模擬量模擬量：物理量的變化在時間上和數(shù)量上都是連續(xù)的。模擬信號：表示模擬量的信號。模擬電路：工作在模擬信號下的電子電路。用連續(xù)的模擬電壓/電流值來表示信息。

信息電子電路的作用：處理信息。1.2數(shù)字信號與數(shù)字電路1.2.2數(shù)字信號的表示與傳輸數(shù)字信號既可以用數(shù)字“0”和“1”組成的二進制數(shù)表示，也可以用高電平和低電平組成的波形來表示。用數(shù)字“0”和“1”組成的二進制數(shù)可以表示數(shù)量的大小，因此，在實現(xiàn)具體的控制系統(tǒng)時，數(shù)字電路往往要比模擬電路容易實現(xiàn)。在數(shù)字電路中，每秒鐘傳輸?shù)亩M制數(shù)的位數(shù)稱為比特率，它表示了信號的傳輸速度，單位為比特每秒（bps），其值越大表明傳輸速度越快。1.2數(shù)字信號與數(shù)字電路1.2.3數(shù)字電路的發(fā)展簡史從20世紀60年代開始，電子器件出現(xiàn)了飛速的發(fā)展，出現(xiàn)了集成電路。世界上第一臺電子計算機于1946年在美國研制成功。到了80年代，專用集成電路技術日趨成熟，標志著集成電路進入新階段。90年代基于單芯片的片上系統(tǒng)設計技術預示了數(shù)字集成電路達到了一個新的高峰。目前以集成電路為核心的電子信息產業(yè)早已超過了傳統(tǒng)的能源（石油、煤炭）、金屬、汽車工業(yè)等產業(yè)規(guī)模，是名副其實的全球第一大產業(yè)。1.2數(shù)字信號與數(shù)字電路1.2.4數(shù)字電路的應用數(shù)字電路廣泛應用于工業(yè)、農業(yè)、國防和科學技術各個方面，應用極為廣泛，“數(shù)字化”浪潮已經席卷了電子技術幾乎所有的應用領域。具體說數(shù)字電路與數(shù)字電子技術廣泛應用于電子計算機、數(shù)字圖像處理、數(shù)字音視頻、運動控制、交通運輸、雷達、通信、航天等科學技術各領域。1.3數(shù)制及其轉換按進位的原則進行計數(shù)，稱為進位計數(shù)制。每一種進位計數(shù)制都有一組特定的數(shù)碼，例如十進制數(shù)有10個數(shù)碼，二進制數(shù)只有2個數(shù)碼。每種進位計數(shù)制中允許使用的數(shù)碼總數(shù)稱為基數(shù)。多位數(shù)碼中每一位的構成方法及從低位到高位的進位規(guī)則稱為數(shù)制。常用到的數(shù)制有十進制，二進制，八進制和十六進制。1.十進制數(shù)(Decimal)①采用10個不同的數(shù)碼0、1、2、…、9和一個小數(shù)點(.)。②進位規(guī)則是“逢十進一”。

一般對于任何一個十進制數(shù)D，都可以表示為:1.3.1常用進制式中，n代表整數(shù)位數(shù)，m代表小數(shù)位數(shù)，ai(-m≤i≤n-1)表示第i位數(shù)碼，它可以是0、1、2、3、…、9中的任意一個，10i為第i位數(shù)碼的權值,10為基數(shù)。2.二進制數(shù)

二進制數(shù)的進位規(guī)則是“逢二進一”，其進位基數(shù)為2，每位數(shù)碼的取值只能是0或1，每位的權是2的冪。3.八進制數(shù)(Octal)

八進制數(shù)的進位規(guī)則是“逢八進一”，其基數(shù)為8，采用的數(shù)碼是0、1、2、3、4、5、6、7，每位的權是8的冪。任何一個八進制數(shù)也可以表示為：例如：4.十六進制數(shù)(Hexadecimal)

十六進制數(shù)的特點是：

①采用的16個數(shù)碼為0、1、2、…、9、A、B、C、D、E、F。符號A~F分別代表十進制數(shù)的10~15。②進位規(guī)則是“逢十六進一”，基數(shù)為16，每位的權是16的冪。任何一個十六進制數(shù)，表示為

例如：十進制數(shù)二進制八進制十六進制00000000001000101102001002203001103304010004405010105506011006607011107708100010809100111910101012A11101113B12110014C13110115D14111016E15111117F5.不同進制數(shù)的對照表1.3.2不同數(shù)制間的轉換

一、二進制數(shù)與十進制數(shù)之間的轉換

1.二進制數(shù)轉換成十進制數(shù)二進制數(shù)轉換成十進制數(shù)時，只要將二進制數(shù)展開，然后將各項數(shù)值按十進制數(shù)相加，便可得到等值的十進制數(shù)。例如：

2.十進制數(shù)轉換成二進制數(shù)：整數(shù)部分除2取余，小數(shù)部分乘2取整。例如，將(57)10轉換為二進制數(shù)：又例如，將(0.724)10轉換成二進制小數(shù)。

二、二進制數(shù)與八、十六進制數(shù)的相互轉換因為8=23，16=24，所以三位二進制數(shù)恰好相當一位八進制數(shù)，四位二進制數(shù)相當一位十六進制數(shù)，它們之間的相互轉換是很方便的。二進制數(shù)轉換成八進制數(shù)的方法是從小數(shù)點開始，分別向左、向右，將二進制數(shù)按每三位一組分組(不足三位的補0)，然后寫出每一組等值的八進制數(shù)。例如，求(01101111010.1011)2的等值八進制數(shù)：二進制001101111010

.101100八進制1572.54(01101111010.1011)2=(1572.54)8

例如，將(1101101011.101)轉換為十六進制數(shù)：0011

0110

1011.101036B.A(1101101011.101)2=(36B.A)16三、十六進制數(shù)與十進制數(shù)的轉換1.十六進制轉換為十進制2.十進制轉換為十六進制：通過二進制轉化。也可通過二進制轉化。如：1.4碼制不同的數(shù)碼可以表示數(shù)量的大小，也可表示不同的事物，此時的數(shù)碼以沒有大小的含義，只是表示不同的事物代號，這些數(shù)碼稱為代碼。編制代碼遵循的規(guī)則就叫碼制。1.4.1碼的概念1.4.2常用BCD碼用4位二進制數(shù)的0和1來表示1位十進制數(shù)的0,1,2，…，9這10個數(shù)字的代碼稱為二—十進制代碼，簡稱BCD碼（BinaryCodedDecimal）。幾種常見的BCD代碼如表所示。十進制數(shù)8421碼2421碼5211碼余3碼余3循環(huán)碼格雷碼0000000000000001100100000100010001000101000110000120010001001000101011100113001100110101011001010010401000100011101110100011050101101110001000110001116011011001001100111010101701111101110010101111010081000111011011011111011009100111111111110010101101幾種常見的BCD代碼1.4.3ASCII碼美國信息交換標準代碼（AmericanStandardCodedforInformationInterchange,簡稱ASCⅡ碼）是由美國國家標準化協(xié)會制定的一種信息代碼，廣泛用于計算機和通信領域中。ASCⅡ碼已經由國際標準化組織（ISO）認定為國際通用的標準代碼。ASCⅡ碼是一組七位二進制代碼，共128個。應用：計算機和通訊領域。1.4.4

奇偶校驗碼

代碼(或數(shù)據(jù))在傳輸和處理過程中，有時會出現(xiàn)代碼中的某一位傳輸錯誤。奇偶校驗碼是一種具有檢驗出這種錯誤的代碼，奇偶校驗碼由信息位和一位奇偶檢驗位兩部分組成。檢驗位僅有一位，它可以放在信息位的前面，也可以放在信息位的后面。它的編碼方式有兩種：①奇檢驗：使得一組代碼中信息位和檢驗位中“1”的個數(shù)之和為奇數(shù)；②偶檢驗：使得一組代碼中信息位和檢驗位中“1”的個數(shù)之和為偶數(shù)。帶奇偶檢驗的8421BCD碼如下：1.5教材簡介1.內容簡介“數(shù)字電子技術基礎”教材全書主要內容有數(shù)字電子技術概論、邏輯代數(shù)基礎和集成門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、存儲器、脈沖波形產生和整形、數(shù)模和模數(shù)轉換、數(shù)字電路應用典型案例分析。1.5教材簡介2.教材特點本教材內容可分為四大部分。第一部分第1章～第3章是數(shù)字電子技術概論、門電路和邏輯代數(shù)基礎，這部分是全書的基礎內容。第二部分第4章是組合邏輯電路。第三部分第6章是時序邏輯電路。第四部分第7章～第11章是邏輯電路的應用，是數(shù)字邏輯電路的提高。1.5教材簡介3.使用說明為了便于讀者學習，在每章的前面有學習指導，每章的后面都有小結，對全章的要點和重點進行總結，有助于讀者從總體上把握全章內容，相信對讀者理解本章的內容大有禪益。本教材在編寫時力求體現(xiàn)思政性、科學性、先進性、系統(tǒng)性、實用性，并且貫穿循序漸進、宜于教學的原則。建議本教材的課內教學學時為64學時（含實驗），對本課程設置學時較少的院校，課堂教學內容可適當刪減。本章小結自然界中的物理量可分為數(shù)字量和模擬量兩種。模擬量是連續(xù)信號，它在時間上和數(shù)值上都是連續(xù)變化的，表示模擬量的電信號稱為模擬信號，用于處理模擬信號的電路稱為模擬電路。數(shù)字量是離散信號，它在時間上和數(shù)值上都不是連續(xù)的，而是按一定的整數(shù)倍來變化，表示數(shù)字量的電信號稱為數(shù)字信號，用于處理數(shù)字信號的電子電路稱為數(shù)字電路。數(shù)字信號既可以用數(shù)字“0”和“1”組成的二進制數(shù)表示，也可以用高電平和低電平組成的波形來表示。本章小結數(shù)字電路廣泛應用于工業(yè)、農業(yè)、國防和科學技術各個方面，應用極為廣泛，“數(shù)字化”浪潮已經席卷了電子技術幾乎所有的應用領域。常用的數(shù)制有十進制，二進制，八進制和十六進制，它們之間按一定規(guī)則可以相互轉換。用4位二進制數(shù)表示1位十進制數(shù)的代碼稱為二—十進制代碼，簡稱BCD碼。8421BCD碼是最常用的BCD碼。ASCII碼和奇偶校驗碼也是常用代碼。謝謝第二章邏輯代數(shù)基礎2.1概述

2.2邏輯代數(shù)中的三種基本運算

2.3邏輯代數(shù)中的基本公式和常用公式

2.4邏輯代數(shù)中的基本定理

2.5邏輯函數(shù)及其表示方法

2.6邏輯函數(shù)的化簡方法

2.7具有無關項的邏輯函數(shù)及其化簡第二章邏輯代數(shù)基礎442.1概述

不同數(shù)碼不僅可以表示數(shù)量的不同大小，而且還能用來表示不同的事物。在數(shù)字邏輯電路中，用1位二進制數(shù)碼的“1”和“0”表示一個事物的兩種不同的邏輯狀態(tài)。如電路的通和斷、燈的開和關、事件的有和無等。

邏輯關系指的是事件產生的條件和結果之間的因果關系。當兩個二進制數(shù)碼表示不同的邏輯狀態(tài)時，它們之間可按照指定的某種因果關系進行推理運算，這種運算稱為邏輯運算。用來實現(xiàn)邏輯運算的電路稱為門電路。451849年，英國數(shù)學家（G·Boole）首先提出了描述客觀事物邏輯關系的數(shù)學方法—布爾代數(shù)。布爾代數(shù)又叫開關代數(shù)或邏輯代數(shù)。邏輯代數(shù)中用字母表示變量，這種字母稱為邏輯變量。在二值邏輯中，每個邏輯變量只有1和0兩種可能。其中1和0表示兩種不同的邏輯狀態(tài)。462.2邏輯代數(shù)中的三種基本運算

邏輯代數(shù)的基本運算有與、或、非三種。正邏輯與負邏輯:

在邏輯電路中有兩種邏輯體制：用“1”表示高電位，“0”表示低電位的，稱為正邏輯體制；用“1”表示低電位“0”表示高電位的，稱為負邏輯體制。若無說明，我們均用正邏輯。一、三種基本邏輯運算47

1.與運算(邏輯乘)

與運算(邏輯乘)表示這樣一種邏輯關系：只有當決定一事件結果的所有條件同時具備時，結果才能發(fā)生。例如：在串聯(lián)開關電路中，只有在開關A和B都閉合的條件下，燈Y才亮，這種燈亮與開關閉合的關系就稱為與邏輯。48圖與邏輯實例

如果設開關A、B閉合為1，斷開為0，設燈Y亮為1，滅為0，則Y與A、B的與邏輯關系可以用真值表來描述。49ABY000110110001所謂真值表，就是將自變量的各種可能的取值組合與其因變量的值一一列出來的表格形式。與邏輯可以用邏輯表達式表示為Y=A·B

與邏輯運算真值表50與邏輯符號

實現(xiàn)與邏輯的單元電路稱為與門，其邏輯符號如圖所示，其中圖(a)為我國常用的傳統(tǒng)符號，圖(b)為國外流行的符號，圖(c)為國標符號。512.或運算(邏輯加)當決定一事件結果的諸多條件中只要有一個滿足，結果就會發(fā)生。

圖或邏輯實例或邏輯可以用邏輯表達式表示為Y=A+B

或邏輯也稱為或運算或邏輯加。符號“+”表示邏輯加。53ABY000110110111或邏輯運算真值表實現(xiàn)或邏輯的單元電路稱為或門，其邏輯符號如圖所示，其中圖(a)為我國常用的傳統(tǒng)符號，圖(b)為國外流行的符號，圖(c)為國標符號?；蜻壿嫹?4

3.非運算(邏輯反)

非運算(邏輯反)是邏輯的否定：當條件具備時，結果不會發(fā)生；而條件不具備時，結果一定會發(fā)生。例如，在圖示的開關電路中，只有當開關A斷開時，燈Y才亮，當開關A閉合時，燈Y反而熄滅。燈Y的狀態(tài)總是與開關A的狀態(tài)相反。這種結果總是同條件相反的邏輯關系稱為非邏輯。55

非邏輯實例AY0110非邏輯運算真值表56通常稱A為原變量，A’為反變量。非邏輯的真值表如表所示，其邏輯表達式為：圖(a)為我國常用的傳統(tǒng)符號，圖(b)為國外流行的符號，圖(c)為國標符號。非門邏輯符號57二、復合邏輯運算1.與非、或非、與或非邏輯運算與非邏輯運算是與運算和非運算的組合，即：或非邏輯運算是或運算和非運算的組合，即：與或非邏輯運算是與、或、非三種運算的組合，即：58邏輯符號(a)與非門；(b)或非門；(c)與或非門59ABY000110110110異或邏輯真值表2.異或和同或邏輯運算異或邏輯的含義是：當兩個輸入變量相異時，輸出為1；相同時輸出為0。是異或運算的符號。異或邏輯的真值表如表所示，其邏輯表達式為：60同或邏輯與異或邏輯相反，它表示當兩個輸入變量相同時輸出為1；相異時輸出為0?！咽峭蜻\算的符號。61ABY000110111001同或邏輯的真值表如表所示，其邏輯表達式為：62異或門和同或門的邏輯符號(a)異或門；(b)同或門2.3邏輯代數(shù)的基本和常用公式序號公式序號公式10A=0101′

=0;0′=121A=A111+A=13AA=A120+A=A4AA′=013A+A=A5AB=BA14A+A′=16A(BC)=(AB)C15A+B=B+A7A(B+C)=AB+AC16A+(B+C)=(A+B)+C8(AB)′=A′+B′17A+BC=(A+B)(A+C)9(A′)′=A18(A+B)′=A′B′2.3.1基本公式63公式（17）的證明（公式推演法）：64公式（17）的證明（真值表法）：ABCBCA+BCA+BA+C（A+B）(A+C)0000000000100010010001000111111110001111101011111100111111111111652.3.2若干常用公式序號公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′662.4邏輯代數(shù)的基本定理1.代入定理在任何一個含變量A的等式中，將其中所有的A均用邏輯函數(shù)Y來取代，則等式仍然成立，這個規(guī)則稱為代入定理。因為任何一個邏輯函數(shù)Y的取值也只有0和1兩種可能，所以代入規(guī)則是正確的。利用代入規(guī)則可擴大等式的應用范圍。67邏輯代數(shù)中的三個重要定理對邏輯函數(shù)Y取“非”稱為“反演”。反演可以通過“反復”使用摩根定理求得，也可以運用由摩根定理得到的反演定理一次求得。反演定理規(guī)定：將邏輯函數(shù)Y中所有的注意兩點：(1)變換時要保持原式中的運算順序。(2)不是在“單個”變量上面的“非”號應保持不變。682.反演定理1)“對偶式”設Y是一個邏輯函數(shù)表達式，如果將Y中所有的這樣，就可得到一個新的邏輯函數(shù)表達式YD，YD就是Y的對偶式。3.對偶定理

69注意兩點：(1)保持原式中的運算順序。

(2)Y的對偶式YD和反函數(shù)

Y′不同，在求YD時不要求將原變量和反變量互換，所以一般情況下YD≠Y′，只有在特殊情況下，YD和

Y′才相等。70如果兩個邏輯式子F和G相等，那么它們的對偶式也一定相等，這就是對偶定理。

利用對偶定理，可以從已知的公式中得到更多的運算公式。例如：A+A’B=A+B成立，則它的對偶式A(A’+B)=AB也成立。712.5邏輯函數(shù)及其表示方法2.5.1邏輯函數(shù)以邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定之后，輸出的取值也隨之而定。因此，輸入與輸出之間是一種函數(shù)關系，這種函數(shù)關系稱為邏輯函數(shù)。寫作

Y=F（A，B，C）72真值表邏輯式邏輯圖波形圖卡諾圖計算機軟件中的描述方式2.5.2邏輯函數(shù)的表示方法各種表示方法之間可以相互轉換。731邏輯真值表將輸入變量所有的取值下對應的輸出找出來，列成表格，即得真值表。2邏輯函數(shù)式將輸入輸出的邏輯關系寫成與、或、非等運算的組合式，即邏輯代數(shù)式，就得到了所需的邏輯函數(shù)式，或稱函數(shù)式和表達式。3邏輯圖將邏輯函數(shù)中的與、或、非等邏輯關系用邏輯符號表示出來，就得到了邏輯圖。

744波形圖

將邏輯函數(shù)輸入變量每一種可能出現(xiàn)的取值與對應的輸出值按時間順序排列起來，就得到了邏輯函數(shù)的波形圖。5各種表示方法之間的轉換

1）真值表與邏輯函數(shù)式例已知舉重裁判電路的真值表如下，寫出它的邏輯函數(shù)式。75

真值表與表達式ABCY00000010010001101000101111011111762）邏輯式與邏輯圖

例Y=A（B+C），畫出它的邏輯圖。詳見書中P31~35?！?&Y

A

BC反之，也可從邏輯圖寫出邏輯式。77各種表達形式的相互轉換：真值表邏輯式

ABCY00000010010001111000101111011110那么

Y=?例：奇偶判別函數(shù)的真值表結果為“1”A=0,B=1,C=1使

A′BC=1A=1,B=0,C=1使AB′C=1A=1,B=1,C=0使

ABC′=1

這三種取值的任何一種都使Y=178真值表邏輯式：找出真值表中使Y=1的輸入變量取值組合。每組輸入變量取值對應一個乘積項，其中取值為1的寫原變量，取值為0的寫反變量。將這些變量相加即得Y。把輸入變量取值的所有組合逐個代入邏輯式中求出Y，列表79邏輯式邏輯圖1.用圖形符號代替邏輯式中的邏輯運算符。80邏輯式邏輯圖1.用圖形符號代替邏輯式中的邏輯運算符。2.從輸入到輸出逐級寫出每個圖形符號對應的邏輯運算式。812.5.3邏輯函數(shù)的兩種標準形式邏輯函數(shù)有最小項之和和最大項之積兩種標準形式。一、最小項和最大項1.最小項

n個變量的最小項是n個變量的“與項”，其中每個變量都以原變量或反變量的形式出現(xiàn)一次。兩個變量A、B可以構成四個最小項，三個變量A、B、C可以構成八個最小項，可見n個變量的最小項共有2n個。82最小項m：m是乘積項包含n個因子n個變量均以原變量或反變量的形式在m中出現(xiàn)一次對于n變量函數(shù)有2n個最小項83最小項舉例：兩變量A,B的最小項三變量A,B,C的最小項84最小項的編號：最小項ABC取值對應十進制數(shù)編號0000m00011m10102m20113m31004m41015m51106m61117m785最小項的性質在輸入變量任一取值下，有且僅有一個最小項的值為1。全體最小項之和為1。任何兩個最小項之積為0。兩個相鄰的最小項之和可以合并，消去一對因子，只留下公共因子。

相鄰：僅一個變量不同的最小項,如86邏輯函數(shù)最小項之和的形式：例：利用公式可將任何一個函數(shù)化為87邏輯函數(shù)最小項之和的形式：例：88*2.最大項

n個變量的最大項是n個變量的“或項”，其中每一個變量都以原變量或反變量的形式出現(xiàn)一次。

n個變量可以構成2n個最大項。最大項用符號Mi表示。與最小項恰好相反，對于任何一個最大項，只有一組變量取值使它為0，而變量的其余取值均使它為1。例如，或項僅和變量取值101對應，故用M5表示。89最大項M：M是相加項；包含n個因子。n個變量均以原變量和反變量的形式在M中出現(xiàn)一次。如：兩變量A,B的最大項對于n變量函數(shù)2n個90最大項的性質在輸入變量任一取值下，有且僅有一個最大項的值為0；全體最大項之積為0；任何兩個最大項之和為1；只有一個變量不同的最大項的乘積等于各相同變量之和。91最大項的編號：最大項取值ABC對應十進制數(shù)編號1117M71106M61015M51004M40113M30102M20011M10000M09293*二、邏輯函數(shù)最大項之積形式942.5.4邏輯函數(shù)式的變換同一個事物用邏輯函數(shù)表示可以有不同的表示形式。如：952.6邏輯函數(shù)的化簡方法

在進行邏輯運算時會看到，同一個邏輯函數(shù)可寫成不同的邏輯表達式。邏輯式越簡單，所表達的邏輯關系越明顯，所用器件少，便于實現(xiàn)。例某邏輯函數(shù)的兩種表達：

這就涉及到邏輯函數(shù)的最簡形式。最簡與或式------包含的乘積項已經最少，每個乘積項的因子也最少，稱為最簡的與-或邏輯式。96

化簡邏輯函數(shù)的目的就是要消去多余的乘積項和每個乘積項中多余的因子，已得到邏輯函數(shù)的最簡形式。常用的化簡方法有公式法、卡諾圖法、Q-M（奎恩-麥克拉斯基）法。2.6.1公式化簡法

反復應用基本公式和常用公式，消去多余的乘積項和多余的因子。有并項法、吸收法、消項法、配項法和消因子法等。97例：試用并項法化簡下列邏輯函數(shù)。一、并項法：利用AB+AB’=A化簡。98例：試用吸收法化簡下列邏輯函數(shù)。二、吸收法：利用A+AB=A可將AB消去。99例：試用消項法化簡下列邏輯函數(shù)。三、消項法：利用AB+A’C+BC=AB+A’C可將多余的BC項消去。100例：試用消因子法化簡下列邏輯函數(shù)。四、消因子法：利用A+A’B=A+B可將多余的因子A’消去。101例：試用配項法化簡下列邏輯函數(shù)。五、配項法：利用A+A=A或A+A’=1化簡邏輯函數(shù)。1022.6.2卡諾圖化簡法

邏輯函數(shù)的卡諾圖表示法的實質是將邏輯函數(shù)的最小項之和的以圖形的方式表示出來。以2n個小方塊分別代表n變量的所有最小項，并將它們排列成矩陣，而且使幾何位置相鄰的兩個最小項在邏輯上也是相鄰的（只有一個變量不同），就得到表示n變量全部最小項的卡諾圖。

一、邏輯函數(shù)的卡諾圖表示法103所謂幾何相鄰，一是相接，即緊挨著；二是相對，即任意一行或一列的兩頭；三是相重，即對折起來位置重合。所謂邏輯相鄰，是指除了一個變量不同外其余變量都相同的兩個與項。三變量卡諾圖二變量卡諾圖105四變量卡諾圖106五變量卡諾圖卡諾圖具有如下特點：①

n變量的卡諾圖有2n個方格，對應表示2n個最小項。當變量數(shù)增加一個，卡諾圖的方格數(shù)就擴大一倍。②卡諾圖中任何幾何位置相鄰的兩個最小項，在邏輯上都是相鄰的，保證了各相鄰行(列)之間只有一個變量取值不同，從而保證畫出來的最小項方格圖具有這一重要特點。108那么如何用卡諾圖表示邏輯函數(shù)呢？只要將構成邏輯函數(shù)的最小項在卡諾圖上相應的方格中填1，其余的方格填0(或不填)，則可以得到該函數(shù)的卡諾圖。也就是說，任何一個邏輯函數(shù)都等于其卡諾圖上填1的那些最小項之和。109例如:用卡諾圖表示函數(shù)

時，只需在三變量卡諾圖中將m0、m3、m4、m6處填1，其余填0(或不填)，如圖(a)所示。同理，的卡諾圖如圖(b)所示。注意高位的位置。110Y1、Y2的卡諾圖111二、用卡諾圖化簡邏輯函數(shù)1.合并最小項的規(guī)則1）若兩個最小項相鄰，則可合并為一項，并消去一對因子。2）若四個最小相相鄰并排成一個矩形組，則可合并為一項，并消去兩對因子。如：112兩個相鄰最小項可合并為一項，消去一對因子。1133）若八個最小相相鄰并排成一個矩形組，則可合并為一項，并消去三對因子。合并最小項的規(guī)則若有2n個最小相相鄰并排成一個矩形組，則可合并為一項，并消去n對因子。合并后的結果中僅包含這些最小項的公共因子。2.卡諾圖化簡的步驟1）將函數(shù)化為最小項之和的形式。2）畫出表示該邏輯函數(shù)的卡諾圖。3）找出可以合并的最小項。4）選取化簡后的乘積項。114選取的原則：這些乘積項應包含函數(shù)式中所有的最小項（應覆蓋卡諾圖中所有的1）。所用的乘積項最少。也就是每個可以合并的最小項組成的矩形組數(shù)目最少。每個乘積項包含的因子最少。也就是每個可以合并的最小項矩形組中應包含盡量多的最小項。以下舉例說明卡諾圖化簡的方法。115例：000111100011111101ABC116另一種方式：000111100011111101ABC117可見，有時同一個邏輯函數(shù)的化簡結果并不唯一。118例：00011110001001011001111111101111ABCD119例：00011110001001011001111111101111ABCD120綜上所述，用卡諾圖化簡時，圈1或圈0要視情況而定。當0的數(shù)目遠小于1的數(shù)目時，采用合并0的方法會比合并1來得簡單。1212.7具有無關項的邏輯函數(shù)及其化簡2.7.1約束項、任意項和邏輯函數(shù)式中的無關項1）對輸入變量取值所加的限制稱為約束。此變量稱為具有約束的一組變量。例如，有三個邏輯變量A、B、C，它們分別表示一臺電動機的正轉、反轉和停轉。A=1表示正轉，B=1表示反轉，C=1表示停轉。因為電動機任何時刻只能執(zhí)行其中的一個命令，所以不允許兩個以上的變量同時為1。ABC的取值只可能是001、100、010當中的某一種，而不能是000、011、101、110、111中的任何一種。因此A、B、C是一組具有約束的變量。約束條件為：這些恒等于0的最小項叫做約束項。若約束項是1還是0不影響輸入變量，則這些項稱為任意項。約束項和任意項統(tǒng)稱為無關項。1232.7.2無關項在邏輯函數(shù)化簡中的作用無關項在卡諾圖中寫X或?，視情況按1或0處理。例：化簡具有約束項的邏輯函數(shù)表達式

Y=∑m(5、6、7、8、9)+∑d(10、11、12、13、14、15)

其中∑d(10、11、12、13、14、15)表示約束條件。解：填卡諾圖，化簡為

Y=A+BD+BC124BDBCA125

例用卡諾圖化簡

Y(A、B、C、D)=∑m(3、4、5、6、9、14、15)+∑d(10、12、13)解：將m項、

d項填入卡諾圖?；喗Y果為：126127000111100001x0010x1011x0xx101x0xABCD128000111100001x0010x1011x0xx101x0xABCD129例：00011110000001011x0111xxxx1010xxABCD1303.1概述3.2半導體器件的開關特性3.3二極管門電路3.4CMOS門電路3.5TTL門電路3.6CMOS電路與TTL電路的連接3集成門電路教學基本要求1、了解半導體器件的開關特性。2、掌握基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、OC門的邏輯功能。3、學會邏輯電路邏輯功能分析。4、掌握邏輯門的主要參數(shù)。與非門的邏輯功能：輸入有“0”，輸出為“1”

輸入全為“1”，輸出才為“0”F1=F2=3.1概述？？內部電路是什么樣的，如何實現(xiàn)相應的邏輯功能？內部電路不同，邏輯功能相同，如何正確使用？？？異或門的邏輯功能：輸入相同，輸出為“0”

輸入不同，輸出為“1”F=A

B實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。1邏輯門電路：2邏輯門電路的分類：二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立集成NMOS門構成數(shù)字邏輯電路的基本元件3.正邏輯和負邏輯的規(guī)定：以0表示低電平，1表示高電平——正邏輯體制以1表示低電平，0表示高電平

——負邏輯體制標準高、低電平的規(guī)定：在實際應用中，規(guī)定高電平的下限值VSH——標準高電平低電平的上限值VSL——標準低電平

二極管的近似模型

加正向電壓時，導通，壓降在0.7V左右，加反向電壓時，極微小的電流IS（μA級）流過，截止?？刂乒軌航?二極管起到開關作用。理想二極管模型數(shù)字電路中二極管模型KADAKVON=0.7VAK3.2半導體器件的開關特性3.2.1二極管的開關特性VI=VIH

D截止，VO=VOH=VCCVI=VIL

D導通，VO=VOL=0.7V0.7V高電平：VIH=VCC低電平：VIL=0二極管開關電路:二極管的動態(tài)電流波形：外加電壓反向變正向：正向導通電流滯后外加電壓正向變反向：有較大的瞬間反向電流

關的條件（截止）

三種工作狀態(tài)：放大、截止、飽和。c,e間等效內阻很大，約數(shù)百千歐3.2.2晶體三極管的開關特性

放大條件(模電狀態(tài)用:發(fā)射結正偏，集電結反偏)iC=βiBvI↑→iB↑→iC↑→v

O↓c,e間等效內阻可變——相當于開關的過渡狀態(tài)

開的條件（管子飽和）

發(fā)射結和集電結均正偏，IC=ICS≈VCC/RC，且不隨IB

增加而增加，VCES≈0.2~0.3V.

c,e間等效內阻很小，約數(shù)百歐.——相當于開關的閉合狀態(tài)三極管：控制基極電壓，可使晶體管處于飽和或截止，使晶體管起到開關作用。只要參數(shù)合理：VI=VIL時，T截止，VO=VOHVI=VIH時，T導通，VO=VOL雙極型三極管的基本開關電路截止狀態(tài)飽和導通狀態(tài)三極管的開關等效電路從二極管已知，PN結存在電容效應。在飽和與截止兩個狀態(tài)之間轉換時，iC的變化將滯后于VI，則VO的變化也滯后于VI。動態(tài)開關特性BJT開關速度受限制的主要原因：⑴電荷的存入、消散要時間⑵負載電容CL充放電要時間缺點：基本的BJT反相器開關速度不高3.2.3場效應管的開關特性

MOS管又稱為絕緣柵型場效應三極管（Metal-Oxide-SemiconductorFieldEffectTransisteor,MOSFET）

MOS管分為N溝道MOS管（NMOS）和P溝道MOS管（PMOS），它們的工作原理基本相同。P型半導體作為襯底，用B表示。用氧化工藝生成一層SiO2薄膜絕緣層。用光刻工藝腐蝕出兩個孔。擴散兩個高摻雜的N型區(qū)。從而形成兩個PN結。（綠色部分）從N型區(qū)引出電極，一個是漏極D，一個是源極S。在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。NMOS管的結構和符號

1．vDS=0，vGS＞0

vGS＞0絕緣層產生電場，將SiO2絕緣層下方的空穴推走，襯底的電子吸引到下方，形成導電溝道。反型層

產生有漏極電流ID。這說明vGS對ID的控制作用。MOS管的工作原理

2．vDS＞0，vGS＞0MOS管的基本開關電路NMOS當vGS＞VGS(th)時導通當vGS＜VGS(th)時截止VGS(th)開啟電壓（廠家告知）VIVO0V10V10V0VVCC=10V等效電路截止狀態(tài)

導通狀態(tài)截止：當vGS=0時，rds可達到106Ω，內阻很大，相當于開路導通：vGS增加時，rds減小，內阻約1千歐以內，最小可達到10Ω左右，且與柵源電壓有關，用導通電阻RON表示。

大量正離子導電溝道MOS管的四種類型增強型耗盡型設VCC=5V，加到A,B的VIH=3V，VIL=0V二極管導通時VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0

3.3.1二極管與門3.3二極管門電路設VCC=5V，加到A,B的VIH=3V，VIL=0V二極管導通時VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為03.3.2二極管或門（1）高低電平偏移（只用于集成電路內部的邏輯單元）

存在的問題既非高電平也非低電平故開關性能不理想（2）帶負載的能力差

CMOS門電路TTL門電路缺點:功耗大、集成度低集成優(yōu)點：工作速度高、驅動能力強優(yōu)點:集成度高、功耗低缺點:工作速度略低3.4CMOS門電路集成度小規(guī)模集成電路(SSI）:10個以內門電路

中規(guī)模集成電路(MSI)：10～100個門電路大規(guī)模集成電路(LSI)：100～10000個門電路超大規(guī)模集成電路(VLSI):10000個以上的門電路CMOS電路（互補對稱MOS電路）：由N溝道和P溝道兩種MOSFET組成。從發(fā)展趨勢看，由于工藝改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件。下面介紹CMOS的非門（反相器）、與非門及或非門。3.4.1CMOS反相器的電路結構和工作原理

CMOS反相器的電路結構漏極相連做輸出端PMOSNMOS柵極相連做輸入端（開啟電壓為負）（開啟電壓為正）

CMOS反相器的工作原理1.當vI=0V時，vGSN=0V，VTN截止，∣vGSP∣=VDD

，VTP導通，vO≈VDD，門電路輸出高電平；2.當vI=VDD時，VGSN=VDD

，VTN導通，∣VGSP∣=0V，VTP截止，vO≈0V，門電路輸出低電平。電壓傳輸特性T1T2電流傳輸特性T1T2輸入端噪聲容限輸入為高電平的噪聲容限和輸入為低電平的噪聲容限的求法：結論：CMOS電路的噪聲容限大小是和VDD有關。VDD越大，噪聲容限越大?？梢酝ㄟ^提高VDD來提高噪聲容限。3.4.2CMOS反相器的靜態(tài)輸入和輸出特性一、輸入特性sio2絕緣介質極薄，易被擊穿，保護措施二、輸出特性3.4.3CMOS反相器的動態(tài)特性一、傳輸延遲時間二、交流噪聲容限VNA:交流噪聲容限;tW:噪聲電壓的持續(xù)時間；由圖可見：噪聲電壓作用時間越短、電源電壓越高，則交流噪聲容限越大。由于負載電容和MOS管寄生電容的存在，輸入信號狀態(tài)變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態(tài)。三、動態(tài)功耗四、扇出扇出：以數(shù)字表示一個電路的輸出端能夠驅動同類型負載電路輸入端的數(shù)目。負載電路越多，電容越大，切換電平后，可能來不及達到相應的電平，故負載電路不能接太多，據(jù)此可得出此時的CMOS電路的扇出數(shù)。不僅取決于負載電容的大小，與驅動電路輸出的高低電平持續(xù)時間也有關。CMOS或非門3.4.4其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路CMOS與非門

電路結構CMOS與非門00通通止止1ABVTP2VDDYVTP1VTN2VTN1輸入端A、B有一個為低電平，與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平，兩個串聯(lián)的NMOS管導通，兩個并聯(lián)的PMOS管都截止，輸出為低電平。

邏輯關系00通通止止1CMOS與非門的缺點CMOS或非門止止100通通ABVDDYVTN1VTN2VTP1VTP2

電路結構A、B之一為高電平時，與其相連NMOS導通、PMOS截止，輸出低電平。A、B全低時，輸出高電平。止止100通通

邏輯關系

緩沖器：在門電路的每個輸入端、輸出端各增設一級具有標準參數(shù)的反相器。同理，在原來與非門的基礎上增加緩沖器，可得或非門。形成低阻通路，過大的電流足以使導通的T5和T6燒毀，故普通門電路不允許輸出短接。二、漏極開路的門電路（OD門）OD輸出的與非門(a)電路結構(b)邏輯符號(a)輸出端無法提供高電平，故在使用時輸出端接上拉電阻，提供高電平。即使某個T6管導通，低阻通路不會形成，管子不會被燒毀。只有兩側的輸出同時為高，輸出才為高；否則輸出為低；故為與運算。外接上拉電阻RL的選取應保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值UOLmax。n：OD并聯(lián)的個數(shù)；m：并聯(lián)負載門高電平輸入端個數(shù)，IOH：OD門輸出截止時的漏電流

IIH：負載門輸入端為高電平時的輸入漏電流。

當所有OD門同時截至、輸出為高電平時，為保證輸出高電平不低于規(guī)定數(shù)值，有：IOLmax是導通OD門允許的最大灌電流；IIL為負載門每個輸入端低電平輸入電流；m’為負載門低電平輸入端的個數(shù)。CMOS的m=m’。為保證負載電流不超過輸出MOS管允許的最大電流，RL不能太小，有：三、CMOS傳輸門傳輸信號的雙向開關

電路結構及邏輯符號CMOS雙向模擬開關的電路結構和符號四、三態(tài)輸出門反相器符號內的三角形記號表示三態(tài)輸出結構，此三態(tài)輸出門為低電平有效。此三態(tài)輸出門為高電平有效。結構圖和邏輯符號此三態(tài)輸出門為低電平有效。常接在集成電路的輸出端，故也叫做輸出緩沖器?？刂聘鞣聪嗥鞯氖鼓芏溯喠鳛?，且任何時候只有一個為0，就可輪流收發(fā)數(shù)據(jù)，互不干擾。這種連接方式稱總線結構。EN=0，設備向數(shù)據(jù)總線發(fā)送數(shù)據(jù)；EN=1，設備接受數(shù)據(jù)總線傳來的數(shù)據(jù)。3.4.5使用CMOS電路的注意事項絕緣層很薄，其耐壓約100V，極易擊穿。在CMOS電路的輸入端設置保護電路，但由于保護二極管和限流電阻的幾何尺寸有限，其所能承受的靜電電壓和脈沖功率是有一定限度的。所以在CMOS電路的使用中還要注意以下事項：一、輸入電路的靜電保護

在存儲和運輸CMOS器件時，不要使用易產生靜電的材料包裝，最好采用金屬屏蔽層作包裝材料或用導電橡膠將全部輸入腳短接。二、組裝調試電路時注意的問題

在組裝調試電路時，烙鐵、測試儀表、工作臺面等應良好接地。操作人員的服裝、手套等應選用無靜電的材料制作。在通電狀態(tài)下不能拆裝器件或印刷板，器件插入或拔出插座之前，應關閉電源。三、多余輸入端的處理

由于CMOS門的輸入阻抗極高，未用輸入端不能懸空。在實際應用中，依據(jù)邏輯門的功能將閑置端接固定電位是經常采用的有效方法。例如，將與門、與非門的多余輸入端接高電平，而將或門、或非門的多余輸入端接低電平。低速場合也可以將CMOS門電路的多余輸入端和使用的信號輸入端并接使用。3.4.6CMOS電路產品系列和主要參數(shù)CMOS集成電路廣泛應用于超大規(guī)模、甚大規(guī)模集成電路中。標準化、系列化產品如下：4000系列74HC74HCT74AHC74AHCT速度慢與TTL不兼容抗干擾功耗低74LVC74ALVC速度加快與TTL兼容負載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負載能力強抗干擾功耗低CMOS多余輸入端的處理

多余輸入端不能懸空與門、與非門：多余輸入端接高電平或門、或非門：多余輸入端接低電平低速場合也可以將CMOS門電路的多余輸入端和使用的信號輸入端并接使用3.5TTL門電路

數(shù)字集成電路可以分為兩大類。一類為MOS(MetalOxideSemiconductor)集成電路，其有源器件采用金屬—氧化物—半導體場效應管，主要講了CMOS類型。另一類為雙極型晶體管集成電路，它主要是晶體管—晶體管邏輯(TTL-TransistorTransistorLogic)。3.5.1TTL反相器的電路結構和工作原理設①

vI=3.4VVB1=VBC1+VBE2+VBE3

=(0.7+0.7+0.7)V=2.1V（箝位），T1的e結反偏，c結正偏，處于倒置工作狀態(tài)輸出VC3=0.2VV0=0.2VVC2=VCES2+VB3=(0.2+0.7)V=0.9V，則VB4=VC2=0.9V作用于T4的e結和二極管的串聯(lián)支路的電壓為VC2-VO=(0.9-0.2)V=0.7V，則T4及D均截止輸入為高電平，輸出為低電平。一、電路結構②

vI=0.2VVB1=(0.2+0.7)V=0.9V，T1的發(fā)射結導通。VB1作用于T1

的集電結、T2和T3的發(fā)射結支路上，T2，T3顯然截止，則

VC3（V0）為高電平。Vcc通過Rc2

向T4提供基極電流使T4及D導通，則vo≈Vcc-VBE4-VD=(5-0.7-0.7)=3.6V輸入為低電平，輸出為高電平。二、電壓傳輸特性電壓傳輸特性：截止段；線性段；轉折段和飽和段。三、輸入噪聲容限3.5.2TTL反相器的靜態(tài)輸入特性和輸出特性

一、輸入特性是指輸入電流與輸入電壓之間的關系曲線。二、輸出特性1、高電平輸出特性2、低電平輸出特性1）、扇入數(shù)：取決于輸入端的個數(shù)。

三輸入端的與非門Ni=3

2）、扇出數(shù)：以TTL與非門帶同類門為例

負載電流從外電路流入與非門----灌電流負載

負載電流從與非門流向外電路----拉電流負載補充：TTL電路扇入與扇出數(shù)的計算

（1）灌電流負載

負載門的個數(shù)增加，灌電流增大，使T3脫離飽和，輸出低電平升高。把允許灌入輸出端的電流定義為輸出低電平電流IOLNOL稱為輸出低電平時的扇出系數(shù)。

（2）拉電流負載

NOH稱為輸出高電平時的扇出系數(shù)。

拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。把允許拉出輸出端的電流定義為輸出高電平電流IOH。3.5.3TTL反相器的動態(tài)特性一、傳輸延遲時間1.現(xiàn)象2.原因：結電容、分布電容（b）負脈沖噪聲容限（a）正脈沖噪聲容限二、交流噪聲容限三、電源的動態(tài)尖峰電流2.動態(tài)尖峰電流3.5.4其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門

多發(fā)射極三極管在功能上相當于多個三極管的并聯(lián)運用。每一個發(fā)射極能各自獨立地形成正偏置的發(fā)射結，并可使三極管進入放大或飽和區(qū)。

采用多發(fā)射極管提高工作速度

2.或非門:Y=(A+B)’3.與或非門:Y=(AB+CD)’4.異或門Y=AB’+A’BABT4T5T6T7T8T9Y00截止截止截止導通截止導通001導通截止截止截止導通截止110截止導通截止截止導通截止111導通導通導通截止截止導通0ABY000011101110二、集電極開路的門電路（OC門）G1的T4到G2的T5形成一條低阻通路，產生很大的電流燒毀器件。1.OC門的結構特點2.OC門實現(xiàn)的線與（1）實現(xiàn)線與OC門主要有以下幾方面的應用：（2）實現(xiàn)電平轉換（3）用做驅動器3.外接負載電阻RL的計算RL的選取保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值UOLmax。

當所有OC門都為截止狀態(tài)(輸出高電平)時，流過RL的電流如圖所示。OC門與OD門外接電阻的不同之處：OC門多個負載門輸入端并聯(lián)時，低電平輸入電流的數(shù)目等于負載門的個數(shù)。其他情況都等于輸入端的數(shù)目三、三態(tài)輸出門三態(tài)門的用途：計算機總線和數(shù)據(jù)傳輸。任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止狀態(tài)當EN=1時，門1工作，門2禁止，數(shù)據(jù)從左送到右；EN=0時，門1禁止，門2工作，數(shù)據(jù)從右送到左。

集成TTL門電路是通過特殊工藝方法將所有電路元件制造在一個很小的硅片上，其優(yōu)點是體積小、重量輕、功耗小、成本低、使用起來焊點少、可靠性提高。3.5.5TTL集成電路的各種系列及使用常識

１、74系列——中速TTL器件。其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝10mW。２、74H系列——高速TTL系列。其典型電路與非門的平均傳輸時間tpd＝6ns，平均功耗P＝22mW。３、74S系列——肖特基TTL系列，進一步提高了速度。其典型電路與非門的平均傳輸時間tpd＝3ns，平均功耗P＝19mW。４、74LS系列——低功耗肖特基系列。其典型電路與非門的平均傳輸時間tpd＝9ns，平均功耗P＝2mW。74AS系列——為先進肖特基系列74ALS系列——為先進低功耗肖特基系列引線排列從左下角開始,逆時針計算

缺口標記17814絕大多數(shù)右下角GND絕大多數(shù)左上角Vcc74LS00是在一個封裝內有四個相同的與非門。其外形如圖所示。正視圖集成與非門—74LS00常用TTL邏輯門電路名稱國際常用系列型號國產部標型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內部有四個門，每個門有兩個輸入端一個輸出端。一個組件內有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。TTL門電路芯片簡介TTL門電路多余輸入端的處理與非門2.或非門（a）接邏輯0（接地）（b）與有用端并接3.6CMOS電路與TTL電路的連接TTL電路和CMOS電路接口時，無論是用TTL電路驅動CMOS電路還是用CMOS電路驅動TTL電路，驅動門都必須為負載門提供合乎標準的高、低電平和足夠的驅動電流。表TTL、CMOS電路的輸入、輸出特性參數(shù)本章小結1、二極管與門、或門和三極管非門，是集成邏輯門電路的基礎。2、目前普遍使用的數(shù)字集成電路主要有兩大類，一類由NPN型三極管組成，簡稱TTL集成電路；另一類由MOSFET構成，簡稱MOS集成電路。3、TTL集成邏輯門電路的輸入級采用多發(fā)射極三級管、輸出級采用達林頓結構，這不僅提高了門電路的開關速度，也使電路有較強的驅動負載的能力。在TTL系列中，除了有實現(xiàn)各種基本邏輯功能的門電路以外，還有集電極開路門和三態(tài)門。4、MOS集成電路常用的是CMOS門電路。與TTL門電路相比，它的優(yōu)點是功耗低，扇出數(shù)大，噪聲容限大，開關速度與TTL接近，已成為數(shù)字集成電路的發(fā)展方向。5、為了更好地使用數(shù)字集成芯片，應熟悉TTL和CMOS各個系列產品的外部電氣特性及主要參數(shù)，還應能正確處理多余輸入端，能正確解決不同類型電路間的接口問題及抗干擾問題。第四

章數(shù)字電子技術基礎學習指導

4.1組合邏輯電路的特點

4.2組合邏輯電路的分析和設計

4.3若干常用組合邏輯電路模塊

4.4組合邏輯電路中的競爭-冒險現(xiàn)象

本章小結

第4章組合邏輯電路學習指導

本章重點介紹組合邏輯電路的特點以及組合邏輯電路的分析和設計方法。首先介紹組合邏輯電路的共同特點和一般的分析和設計方法。然后介紹常用的各種中規(guī)模集成的組合邏輯電路的工作原理和使用方法。最后簡介競爭—冒險的產生及其消除方法。第4章組合邏輯電路4.1組合邏輯電路的特點任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件從功能上一、組合邏輯電路的特點2.從電路結構上

根據(jù)邏輯功能的不同，數(shù)字電路分為組合邏輯電路和時序邏輯電路。所謂組合電路就是任意時刻的輸出信號僅取決于該時刻的輸入信號，而與信號在作用前電路原來所處的狀態(tài)無關。組合邏輯電路組合邏輯電路的框圖

組合電路可以有一個或多個輸入端和輸出端，其一般框圖如圖所示。圖中A1,A2…An表示輸入信號，y1,y2...ym表示輸出信號。二、邏輯功能的描述

可見，組合邏輯電路中不含存儲單元。4.2組合邏輯電路的分析和設計組合電路的分析是已知邏輯電路，待求該電路的邏輯功能。其步驟一般如下：

(1)由邏輯圖逐級寫出函數(shù)表達式。

(2)由函數(shù)表達式列出真值表。

(3)根據(jù)真值表或表達式確定該電路的邏輯功能。

(4)有時根據(jù)化簡結果還可檢驗出原電路的設計是否屬最佳方案，并改進之。4.2.1組合邏輯電路的分析方法

對于中、大規(guī)模集成組合電路，除了上述方法外，還可簡化為直接通過分析手冊上給定的集成芯片的真值表，來了解電路的邏輯功能、接口方法以及如何靈活應用，而不一定涉及電路的內部結構。【例4.2.1】試分析電路的邏輯功能。解（1）寫出函數(shù)表達式并化簡得4.2組合邏輯電路的分析（2）由最簡式列真值表真值表BCY001101010110(3)據(jù)最簡表達式及真值表可確定該電路是一個二變量的異或電路。(4)由最簡結果發(fā)現(xiàn)此原始電路的設計不經濟，可改用一個異或門來實現(xiàn)，如下圖所示?！纠?.2.2】試分析圖示電路的邏輯功能。解：(1)寫出函數(shù)表達式(2)列真值表分別對變量A、B、C的8種可能取值(000~111)，按照邏輯函數(shù)