FinFET鰭式場效晶體管簡介

FinFETFinFET簡介FinFET稱為鰭式場效晶體管(FinField-EffectTransistor；FinFET)是一種新的互補式金氧半導體(CMOS)晶體管。閘長已可小于25奈米。該項技術(shù)的發(fā)明人是加州大學伯克利分校的胡正明教授。Fin是魚鰭的意思，F(xiàn)inFET命名根據(jù)晶體管的形狀與魚鰭的相似性。發(fā)明人該項技術(shù)的發(fā)明人是加州大學伯克利分校的胡正明（ChenmingHu）教授[1]。胡正明教授1968年在臺灣國立大學獲電子工程學士學位，1970年和1973年在伯克利大學獲得電子工程與計算機科學碩士和博士學位?，F(xiàn)為美國工程院院士。2000年憑借FinFET獲得美國國防部高級研究項目局最杰出技術(shù)成就獎（DARPAMostOutstandingTechnicalAccomplishmentAward）。他研究的BSIM模型已成為晶體管模型的唯一國際標準，培養(yǎng)了100多名學生，許多學生已經(jīng)成為這個領(lǐng)域的大牛，曾獲Berkeley的最高教學獎；于2001~2004年擔任臺積電的CTO。英特爾公布的FinFET的電子顯微鏡照片工作原理FinFET閘長已可小于25納米，未來預期可以進一步縮小至9納米，約是人類頭發(fā)寬度的1萬分之1。由于在這種導體技術(shù)上的突破，未來芯片設(shè)計人員可望能夠?qū)⒊売嬎銠C設(shè)計成只有指甲般大小。FinFET源自于傳統(tǒng)標準的晶體管—場效晶體管(Field-EffectTransistor；FET)的一項創(chuàng)新設(shè)計。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計可以大幅改善電路控制并減少漏電流(leakage)，也可以大幅縮短晶體管的閘長。[2]發(fā)展狀態(tài)在2011年初，英特爾公司推出了商業(yè)化的FinFET，使用在其22納米節(jié)點的工藝上[3]。從IntelCorei7-3770之后的22納米的處理器均使用了FinFET技術(shù)。由于FinFET具有功耗低，面積小的優(yōu)點，臺灣積體電路制造股份有限公司（TSMC）等主要半導體代工已經(jīng)開始計劃推出自己的FinFET晶體管[4]，為未來的移動處理器等提供更快，更省電的處理器。從2012年起，F(xiàn)inFET已經(jīng)開始向20納米節(jié)點和14納米節(jié)點推進。FinFET和普通CMOS的區(qū)別CMOS（ComplementaryMetalOxideSemiconductor），互補金屬氧化物半導體，電壓控制的一種放大器件。是組成CMOS數(shù)字集成電路的基本單元。在計算機領(lǐng)域，CMOS常指保存計算機基本啟動信息（如日期、時間、啟動設(shè)置等）的芯片。有時人們會把CMOS和BIOS混稱，其實CMOS是主板上的一塊可讀寫的RAM芯片，是用來保存BIOS的硬件配置和用戶對某些參數(shù)的設(shè)定。在今日，CMOS制造工藝也被應用于制作數(shù)碼影像器材的感光元件，尤其是片幅規(guī)格較大的單反數(shù)碼相機。SOI和體硅FinFET的比較本文比較了SOI和體硅FinFET器件在性能、加工工藝及其成本上的差異。如果要使SOI和體硅的FinFET器件具有相類似的性能，體硅FinFET器件的制備流程將更為復雜。在SOI晶圓上，氧化埋層隔離了分立的晶體管，而在體硅器件中，隔離作用則必須通過晶圓工藝來形成。我們將證明，由于體硅FinFET工藝更為復雜，使得器件的差異性達到SOI的140%～160%，并會對制造和工藝控制產(chǎn)生嚴峻的挑戰(zhàn)。雖然SOI基片更為昂貴一些，但更為復雜的體硅FinFET工藝成本的增加大體上已抵消了這部分開銷，從而使得在大批量生產(chǎn)時其成本能與體硅工藝大體上相當。HoracioMendez,SOIIndustryConsortium,Austin,Texas,USA;DavidM.Fried,IBM,EastFishkill,NYUSA;SrikanthB.Samavedam,FreescaleSemiconductor,EastFishkill,NYUSA;ThomasHoffmann,IMEC,Leuven,Belgium;Bich-YenNguyen,Soitec,Austin,Texas,USA當半導體業(yè)界向22nm技術(shù)節(jié)點挺進時，一些制造廠商已經(jīng)開始考慮如何從平面CMOS晶體管向三維（3D）FinFET器件結(jié)構(gòu)的過渡問題。與平面晶體管相比，F(xiàn)inFET器件改進了對溝道的控制，從而減小了短溝道效應。平面晶體管的柵極位于溝道的正上方，而FinFET器件的柵極則是三面包圍著溝道，能從兩邊來對溝道進行靜電控制。3D結(jié)構(gòu)的挑戰(zhàn)3D結(jié)構(gòu)將會產(chǎn)生新的寄生電容和特征尺寸，這些都必須加以控制以優(yōu)化晶體管的性能。FinFET器件的柵長是在平行于“鰭”方向的長度，而溝道的寬度是兩倍于“鰭”高度再加上“鰭”的寬度。“鰭”的高度限制了驅(qū)動電流和柵電容，而“鰭”厚度會影響到對閾值電壓和短溝道的控制，還會影響到其二級效應，如功耗。在一個22nm技術(shù)節(jié)點的器件中，“鰭”寬度可能為10～15nm范圍，理想的“鰭”高是寬度的兩倍或更多，因為增加“鰭”的高度可以提高晶體管的集成密度，以在更小的占位面積上形成更大的有效柵寬。然而，對體硅FinFET器件而言，更高的“鰭”使得對“鰭”的刻蝕、“鰭”壁的凹槽刻蝕，以及隔離注入變得更為困難，這些將在下面的文章中進行討論。在器件的制造中要控制如此小尺寸的3D結(jié)構(gòu)，這就給工藝控制帶來新的挑戰(zhàn)。構(gòu)建“鰭”結(jié)構(gòu)的溝槽刻蝕，必須保持好2:1或者更大深寬比結(jié)構(gòu)的垂直輪廓，使其邊墻具有最小的粗糙度。差異性及良品率問題是制造廠商決定采用哪種制備工藝的重要考慮因素。本文將分析兩種具有應用前景的FinFET工藝流程的性能、差異性及其成本，其中一種是采用絕緣體上硅（SOI）基片，另外一種是使用離子注入形成PN結(jié)來進行“鰭”隔離的體硅基片。采用SOI基片的工藝流程?；赟OI的FinFET工藝最為簡單。形成“鰭”的刻蝕過程將會在進行到晶圓氧化埋層時自動中止，“鰭”的高度將完全取決于初始SOI上Si層的厚度。此外，由于存在著氧化埋層，相鄰的“鰭”之間在電學上是完全隔離的，不需要再進行額外的隔離工藝。在全耗盡的情況下，該技術(shù)節(jié)點將考慮采用未經(jīng)摻雜溝道的器件，因而只需要制作柵極并對源/漏進行注入摻雜就可以完成整個器件的制造工藝。采用體硅基片的工藝流程。與SOI相比，如果采用體硅基片，就無法在“鰭”的底部形成清晰的界面，而且不存在本征隔離層（氧化層）。因而就必須采用額外的器件隔離工藝。在形成PN結(jié)隔離的工藝流程中（圖1），完成“鰭”的刻蝕后緊跟著要進行氧化物的填充步驟。氧化物要能夠很好地填充很深的、且深寬比大的溝槽，要保證不產(chǎn)生孔洞和其它類型的缺陷。隨后磨削拋光氧化物直至硅暴露，以確定“鰭”的高度，再進行對氧化層進行凹槽刻蝕以便在“鰭”之間清理出空間。這種氧化層凹槽刻蝕和最初的硅溝槽刻蝕相類似，都沒有明顯的刻蝕終止層，其刻蝕深度完全取決于刻蝕的時間，隨著設(shè)計中“鰭”間隔變化而使“鰭”密度發(fā)生變化時，刻蝕就會受到微負載（圖形）效應的影響。雖然填充的氧化物會將相鄰的“鰭”絕緣隔離，但是晶體管依然可以通過氧化物下部的硅襯底相連，這就需要通過高劑量的、大角度離子注入以在“鰭”的底部形成摻雜PN結(jié)，才能最終形成器件的隔離結(jié)構(gòu)。圖1.采用PN結(jié)隔離的體硅FinFET器件的工藝流程?！安牧细綦x”工藝流程。一些研究還在考慮采用“材料隔離”工藝（圖2），在該工藝中，氧化物從溝槽向“鰭”的底部生長并穿透形成隔離，需要采用一種硬掩模邊墻來保護“鰭”的兩壁。在這種工藝中，氧化物生長程度取決于其生長的時間，這就要求所有的“鰭”都必須具有相同的厚度，才能形成完全的氧化物隔離。氧化物隔離生長過程本身就非常難以控制，而且與PN結(jié)隔離工藝相比還增加了多個工藝步驟。由于其自身的復雜性，我們認為“材料隔離”方法在實際生產(chǎn)中并不可行，所以在隨后的分析討論中我們將不再考慮這種工藝。圖2.“材料隔離”體硅FinFET器件的工藝流程。SOI和體硅工藝都可以達到類似的性能對于器件的直流DC性能而言，尺寸類似的SOI和體硅FinFET器件可以獲得相似的開/關(guān)電流比[1]。但在考慮PN結(jié)漏電流和寄生電容等參數(shù)時，兩種器件的表現(xiàn)就會開始顯現(xiàn)出差別。由于SOI本身就具有底部的平面氧化層，使其更容易實現(xiàn)22nm技術(shù)節(jié)點器件的目標性能。正如前面所述，在采用PN結(jié)進行隔離的FinFET器件中，其隔離是通過在“鰭”底部形成高劑量（1018/cm3）的摻雜層來實現(xiàn)的。該摻雜層可以在凹槽氧化物淀積和刻蝕之前或者之后通過離子注入形成，但在PN結(jié)和氧化層之間的對準就變得至關(guān)重要，它對器件性能的影響與平面晶體管中邊墻－溝道間的對準要求相類似。在凹槽氧化物淀積和刻蝕之前就進行離子注入會放大凹槽刻蝕的非均勻性，從而對器件性能產(chǎn)生影響，而凹槽刻蝕工藝步驟的本身就已經(jīng)是一個技術(shù)上的挑戰(zhàn)。所以，為了能商業(yè)化應用大多數(shù)工藝考慮都先進行氧化物淀積和刻蝕，使用氧化層來對準PN結(jié)的離子注入。即使是采用這種工藝順序，優(yōu)化了注入工藝的參數(shù)，以在“鰭”的底部形成適當?shù)膿诫sPN結(jié)，但它同樣也是充滿了挑戰(zhàn)性。即使是在最佳條件下，離子注入工藝也會產(chǎn)生摻雜梯度，由于在“鰭”體的內(nèi)部存在注入摻雜的梯度分布，使得要在“鰭”底形成足夠劑量的注入摻雜成為一件非常困難的事情。要使SOI和體硅FinFET器件可以達到相當?shù)穆╇娦阅埽w硅FinFET中摻雜劑量的隨機漲落都將影響到晶體管的性能（圖3）。SOI器件由于不需要進行PN結(jié)隔離的離子注入，就不會有這種效應。圖3.SOIFinFET、體硅FinFET和平面晶體管的性能比較[2]。PN結(jié)隔離和SOI氧化埋層隔離在結(jié)構(gòu)的不同還會影響到器件的寄生電容。由于設(shè)計結(jié)構(gòu)不同，所有的FinFET器件都比類似的平面晶體管更容易產(chǎn)生寄生效應[3]。氧化埋層的存在有利于減少SOI器件的寄生電容，而PN結(jié)隔離的體硅器件卻需要接受“PN結(jié)”帶來的額外電容。然而，當“鰭”的高度增加時器件的總電容會增大，使得PN結(jié)電容的貢獻將變成次要的因素。如果“鰭”高度大于40～50nm，PN結(jié)電容的存在將只會使環(huán)形振蕩器的性能影響5%～6%。減少差異性雖然可以通過對其性能的對比來評價不同的候選工藝，但是“最好”的工藝往往由于其由于設(shè)計不同而差別很大。高性能的設(shè)計可能并不太關(guān)注器件的總體成本，而是更為關(guān)注器件性能的差異性以及如何來降低它們的差異性。一種低功耗的消費類芯片可能最為關(guān)心的是漏電流和功耗問題，但也可能對成本非常敏感。與其試圖解決所有這些問題，還不如將我們的分析聚焦于在簡化了的通用工藝的差異性和成本問題上。從器件成本和差異性的觀點來看，我們的模型可以被看作是最好的案例：它只考慮一個具有單一閾值電壓的數(shù)字電路單元。假設(shè)只考慮一個“鰭”的節(jié)距，這是一個可能的假定，就像制造商可能會通過在一個給定的器件上增加“鰭”的數(shù)量來調(diào)整晶體管的線度一樣。采用單個“鰭”節(jié)距可以簡化光刻和蝕刻工藝，這是一個重要的簡化考慮，因為上述兩種工藝本身都很可能在22nm技術(shù)節(jié)點時面臨著挑戰(zhàn)。更實際的器件可能需要增加成本和增加工藝的步驟數(shù)。添加閾值電壓調(diào)整就需要增加新的離子注入掩模，而添加金屬層需要增加更多的金屬層淀積、圖形光刻以及拋光等工藝步驟。我們希望讀者能夠在我們所提供的框架內(nèi)來評價它們本身的工藝。為了對器件差異性進行分析，我們假設(shè)SOI和體硅的FinFET器件都采用類似的工藝設(shè)備集合，例如，我們認為SOI溝槽刻蝕并不比體硅相應的工藝能達到更嚴格的容差，我們還假設(shè)兩種工藝設(shè)備集合在隨后都能進行相同的工藝改進。然而，體硅FinFET器件所需要增加的額外工藝步驟切實增加了其差異性。在SOI工藝流程中（表1），最主要的差異性來源是基片硅層本身（它決定了“鰭”的高度）、“鰭”刻蝕的垂直性以及其邊墻質(zhì)量。體硅FinFET器件（表2）也同樣會受到“鰭”刻蝕差異性的影響，而且在實際上，由于它還需要額外的氧化物隔離，這意味著在具有更高的深寬比情況下“鰭”必須能保持好它的垂直輪廓。此外，與SOI的氧化埋層可作為刻蝕終止層相比，體硅FinFET不管是“鰭”的刻蝕還是凹槽氧化層的刻蝕都沒有刻蝕終止層，而只能依靠時間來控制刻蝕過程，成為控制工藝差異性的一個弱點，同時它還存在微負載效應。最后需要強調(diào)的是，如同我們前面所討論的一樣，對PN結(jié)隔離注入的控制也將是非常困難的。表1.產(chǎn)生SOIFinFET器件差異性的來源。表2.體硅PN結(jié)隔離FinFET器件差異性的來源。體硅FinFET器件工藝步驟不但可能存在著更大的差異性，而且在工藝步驟數(shù)量上也超過SOI器件。如表3所示，在我們的模型中，SOI工藝需要56個工藝步驟，而使用PN結(jié)隔離的體硅工藝則需要91個工藝步驟，還包括增加了兩個額外的掩模層。即使所有的工藝步驟差異性都相同，體硅FinFET器件也將面臨更多的工藝差異性。在我們的模型中，我們預測體硅FinFET器件工藝的差異性將會達到SOI器件的140%～160%（表4）。表4.SOIFinFET器件和PN結(jié)隔離體硅FinFET器件的差異性比較。體硅FinFET器件所需增加的額外工藝步驟同樣會增加相應的工藝成本（表3）。由于在SOI晶圓在大批量生產(chǎn)使用數(shù)量的不斷增長，我們預計到2012年，SOI晶圓的成本將降低至每片$500。即使SOI晶圓的成本依然會比體硅晶圓高，但隨著單個晶圓總制作成本的提高，晶圓材料成本對整個制作成本的貢獻量將會降低。即使是對于我們的模型而言，采用SOIFinFET器件每個晶圓的總凈成本也只增加了$136。對于更為實際的工藝流程，我們預計體硅和SOI在成本上的差別將會縮小到我們本項研究的誤差范圍之內(nèi)（圖4）。表3.SOIFinFET和PN結(jié)隔離體硅FinFET器件的成本對比，模型假設(shè)參見文中。圖4.SOI和體硅FinFET器件的總成本之差（相對于總的晶圓制作成本）。結(jié)論本文評價了在體硅晶圓上采用PN結(jié)隔離方法制備的FinFET器件和SOI晶圓上制備的FinFET在器件的性能、差異性和成本上的不同。我們的分析表明，在所有的實際應用中，體硅和SOI晶圓具有類似的性能和成本；但是，由于體硅FinFET器件具有更大的工藝差異性而使得制造變得更具挑戰(zhàn)性。體硅晶圓加工的高差異性使其最終產(chǎn)品的性能變得不可預測。我們發(fā)現(xiàn)，兩種工藝方案具有類似的直流DC和交流AC特性。與SOIFinFET相比，PN結(jié)隔離FinFET器件性能將會受到寄生電容增大5%～6%得影響。與此相反，對工藝差異性的比較表明，SOIFinFET器件可能具有更好的匹配特性。在SOI工藝中，“鰭”的高度和寬度可能更加容易控制，而體硅工藝則在制造和工藝控制方面面臨著更為嚴峻的挑戰(zhàn)。在22nm技術(shù)節(jié)點階段，對提高器件密度的期望使得FinFET器件開始具有比平面技術(shù)更為實在的優(yōu)勢。首先，接觸柵極的節(jié)距必須按比例縮小到小于約束柵constraininggate的長度，也就是要小于所有高性能晶體管的溝道長度。FinFET器件本身所具有的短溝道性能優(yōu)勢將可以進行上述的按比例縮小，而不會產(chǎn)生在平面晶體管中由于需要進行大面積溝道摻雜所引起的有害效應。同時，對SRAM位單元的期望已開始規(guī)定對每個獨立晶體管在差異性上的要求。未摻雜的體硅FinFET器件，正如大多數(shù)重點研究所關(guān)注的，是需要消除注入摻雜濃度的隨機波動（RDF）對器件差異性的影響，對于低工作電壓的高性能SRAM位單元來說，去除這種RDF可能是必需的。SOIFinFET由于增加了基片的成本，使其總的器件成本有所增加。但在大批量生產(chǎn)中，這種基片成本的增量將在很大程度上能抵消由于體硅器件復雜工藝造成的成本增量。14納米FinFET工藝成爭奪焦點全球代工戰(zhàn)拉開帷幕14nmFinFET工藝優(yōu)勢多多，相比業(yè)界的20nm工藝，14nmFinFET工藝可提升20%的速度，降低35%的功耗，晶體管密度提升15%。全球代工的戰(zhàn)火再起，由之前的28nm向16nm/14nmFinFET工藝延伸。28nm制程可以認為是半導體業(yè)的拐點。因為一直以來依尺寸縮小所推動產(chǎn)業(yè)進步至此發(fā)生巨大的變化，通常每兩年前進一個工藝節(jié)點，減少制造成本約50%的節(jié)奏，到了28nm以下開始減緩，部分情況下成本反而會有所上升。反映到產(chǎn)業(yè)層面，企業(yè)向更小尺寸邁進的動力己不如從前。許多頂級的IDM大廠，從28nm開始執(zhí)行輕資產(chǎn)策略（fablite），擁抱代工。這導致全球代工廠如日中天。特別是日前三星繼英特爾之后宣布14nm將量產(chǎn)，使得代工爭奪戰(zhàn)中16nm/14nm訂單成為新的焦點。全球代工第一陣營中，原先有臺積電、聯(lián)電及格羅方德（Globalfoundries），現(xiàn)在IDM超級大廠三星及英特爾也加入代工行列，導致代工第一陣營中的爭斗形勢呈現(xiàn)復雜化。AMD獲14nmFinFET工藝能否站起全球第二大晶圓代工廠GLOBALFOUNDRIES（以下簡稱GF）是從AMD分出去的，而且也是AMD最重要的合作伙伴之一，雖然傍上的中東土豪很有錢，但是土豪們并不懂技術(shù)，GF公司獨立初期在28nm工藝上進展不順，AMD第一代LlanoAPU就深受其害，之前簽訂的長期供貨協(xié)議也讓AMD寧愿選擇賠錢也要脫離泥坑，這事直到現(xiàn)在都在影響AMD的業(yè)績。不過現(xiàn)在AMD有點盼頭了，GF日前宣布跟三星電子達成了14nmFinFET工藝授權(quán)協(xié)議，新一代工藝應該會穩(wěn)定下來了。

GF之前推過14nm-XM工藝三星電子、GF以及IBM都是通用開放聯(lián)盟（CommonPlatformAlliance）的成員，三者共同投資半導體工藝研發(fā)，技術(shù)共享，此前就有消息稱他們將在14nm節(jié)點上啟用FinFET工藝，Intel的說法是3D晶體管，他們在22nm節(jié)點上就已經(jīng)使用了這種工藝。雙方簽署的是多年授權(quán)協(xié)議，目前14nmFinFET工藝的PDK（processdesignkits，處理器設(shè)計套件）已經(jīng)有了，客戶已經(jīng)可以使用新模型、設(shè)計工具及技術(shù)文檔開始設(shè)計工作了，預計今年底會正式量產(chǎn)14nm-FinFET工藝GF與三星的聲明說是二者合作，實際上是三星授權(quán)14nmFinFET工藝給GF公司。GF之前也曾推出過14nm-XM工藝，這種工藝將使用FinFET工藝，但是會混合20nm工藝的部分優(yōu)點，預計在2014年量產(chǎn)。不過回頭看看GF兩年的工藝進展，別說14nm-XM工藝了，20nm工藝也沒見他們規(guī)模量產(chǎn)，目前只有TSMC的20nm工藝才正式量產(chǎn)。所以GF與三星的14nmFinFET授權(quán)協(xié)議很可能意味著GF自家的14nm-XM工藝玩完了，因為三星的14nmFinFET工藝優(yōu)點更多，三星開發(fā)14nmFinFET工藝的時間更長，經(jīng)驗更豐富。第二個受影響的則是AMD，所以AMD全球副總LisaSu也在聲明中表態(tài)了，她表示GF、三星的合作給了AMD一個增強他們技術(shù)IP的機會，雙方的先進工藝將為AMD新一代產(chǎn)品奠定基礎(chǔ)。最后，三星、GF的合作也讓之前GF與蘋果的曖昧關(guān)系更有根據(jù)了，此前就有傳聞稱GlobalFoundries也可能加入蘋果代工陣營，還有三星的工程師幫助GF建廠。蘋果的去三星化人盡皆知，今年的A系處理器已經(jīng)基本確定會有TSMC的參與，未來也可能會有GF的份，如果他們的制程工藝能夠穩(wěn)定下來。蘋果與高通訂單成風向標三星與格羅方德聯(lián)盟可能提前進入14nm量產(chǎn)，高通與蘋果的訂單會成爭奪焦點。全球代工的客戶70%來自fabless，而依目前的態(tài)勢，其中高通與蘋果兩家大戶的訂單成為爭奪焦點。反映出半導體業(yè)的推動力正由PC轉(zhuǎn)向移動終端，包括手機及平板電腦等，整個產(chǎn)業(yè)供應鏈發(fā)生大的改變。高通依靠向全球智能手機提供芯片及專利授權(quán)，2013年銷售額己達248億美元，其中1/3來自授權(quán)費用。據(jù)Ddaily2014年5月的數(shù)據(jù)，在全球移動處理器市場中，高通市占率分別為：2011年48.7%、2012年42.9%、2013年53.6%。蘋果相應分別為14.4%、15.90%和15.70%。這是因為蘋果僅在手機及平板電腦中采用自己設(shè)計的處理器芯片，Mac計算機中仍采用英特爾芯片。高通在移動處理器行業(yè)擁有無可爭議的霸主地位，雖然說目前已經(jīng)有其他fabless廠商對于高通形成壓力，但其優(yōu)勢依舊非常明顯，各大品牌手機的旗艦機幾乎都清一色地使用了高通芯片。目前高通的高端芯片驍龍805，64位8核，采用20nm工藝。蘋果手中也握有大訂單，之前由三星代工，近期它自己設(shè)計的20nm制程A8芯片已部分移至臺積電加工。顯然臺積電是想繼續(xù)擴大戰(zhàn)果，爭取2015年它的16nm生產(chǎn)線上可為蘋果的A9處理器代工。但是情況是錯綜復雜的，其中既有競爭關(guān)系，也有技術(shù)方面的問題。誰都清楚，2015年三星與格羅方德聯(lián)盟可能提前進入14nm量產(chǎn)，相比臺積電的16nm制程具有優(yōu)勢。連張忠謀也坦承這一步臺積電可能會落后，所以把希望寄托在2016年的10nm制程決戰(zhàn)上。但是，三星與格羅方德聯(lián)盟有可能受到產(chǎn)能不足困繞，為未來競爭平添了變數(shù)。而目前臺積電已經(jīng)擁有20nm制程產(chǎn)能達7萬片/月。不管如何，高通與蘋果的訂單會成為爭奪焦點，但是蘋果的原則是不把雞蛋放在同一個籃子里。代工戰(zhàn)場誰能勝出？臺積電在代工中獨霸的態(tài)勢，盡管近期內(nèi)無法動搖它，但是會受到侵蝕。代工業(yè)的成長不可能一蹴而成，其中臺積電的老大地位不可動搖。尤其是2009年張忠謀第二次執(zhí)掌公司以來，采用令人膽寒的積極投資擴張策略，在2010年～2013年期間總投資達300多億美元，使得先進制程技術(shù)不斷推進，再次穩(wěn)固了代工龍頭地位，并取得十分喜人的結(jié)果。2013年臺積電總產(chǎn)能約月產(chǎn)130萬片（8英寸計），其中28nm產(chǎn)能為月產(chǎn)13萬片（12英寸計），全球市占率按銷售額計達80%。而且它的28nm爬坡速度非?？?，2011年第四季度它的28nm剛剛啟步，季銷售額才1.5億美元，至2012年年底已經(jīng)占年銷售額170億美元的24%，達40.8億美元，2013年年底占近200億美元銷售額的37%，達到65億美元。以每月6萬片晶圓的產(chǎn)能來計算，臺積電20nm制程晶圓的平均價格估計在2014年第四季度達到每片6000美元，與28nm晶圓平均價格（約4500美元～5000美元）相較有很大的提升。而估計其16nm/14nm的FinFET晶圓的生產(chǎn)成本約為每片4000美元，加上毛利率約45%，銷售價格則為每片7270美元。如果臺積電對于20nm制程的預測準確，從整體上看它的20nm制程的市占率，將會在2014年第四季度時達到全球的95%。由此可以看出臺積電代工老大地位不可動搖的原因：一是成品率高達90%，對手們可能約70%；二是擁有向客戶提供支持的約6300項IP專利，業(yè)界戲稱如有個“圖書館”一樣；三是產(chǎn)能迅速到位，如28nm的產(chǎn)能達月產(chǎn)13萬片，是格羅方德的3倍。臺積電在代工中獨霸的態(tài)勢，盡管近期內(nèi)無法動搖它，但是一定會受到侵蝕，也即它不太可能維持住48%以上的高毛利率。其中的爭奪既有16nm/14nm也有28nm代工。28nm目前仍是主戰(zhàn)場，因為這一塊的全球市場規(guī)模約有80億美元～100億美元。三星與格羅方德聯(lián)盟的優(yōu)勢在于提出了FDSOI的28nm新工藝路線，對于要求更低功耗的芯片具有吸引力。另外，它們的代工價格一定會低于臺積電。至于聯(lián)電與中芯國際的28nm，盡管它們都聲稱馬上能準備好，但受限于產(chǎn)能，以及技術(shù)上的爬坡時間，想要獲得大的突破，尚需時間。另外，不可否認英特爾是個潛在對手。因為從工藝制程的技術(shù)水平以及研發(fā)投入上看，它肯定都是全球最領(lǐng)先的。但是，英特爾欲從IDM模式轉(zhuǎn)向代工不是一件容易的事。一方面是把大量的產(chǎn)能轉(zhuǎn)向代工，英特爾從思想上尚未下最后的決心，英特爾處理器的平均毛利率高達68%，代工廠毛利率可無法有那么高。另一方面，它缺乏代工所需配套的IP，這不是短期內(nèi)就能準備就緒的。所以近期英特爾的高管透露了其意圖，僅是通過代工來維持少數(shù)幾個高利潤率的客戶。產(chǎn)業(yè)格局前景難料在16nm/14nm區(qū)段，臺積電、三星、英特爾等各家，都不具備必勝把握。與28nm代工產(chǎn)業(yè)不同，未來全球16nm/14nm及以下的代工格局前景難料。因為目前全球半導體業(yè)的現(xiàn)狀是這樣的：從技術(shù)上每兩年前進一個工藝節(jié)點，理論值是2013年14nm及2015年10nm，可實際上英特爾的14nm量產(chǎn)推遲到了2014年第四季度，相比正常情況延長了兩個季度。臺積電更是靈巧，聲言2014年是20nm量產(chǎn)及2015年才是16nm量產(chǎn)的時間點。三星電子推出先進代工制程14nmFinFET的應用處理器（AP）試制品，將先提供給高通、蘋果、超微（AMD）等主要客戶，但是目前它們的產(chǎn)能不足，三星才月產(chǎn)1萬～1.5萬片，格羅方德才3.5萬片。兩者加總才月產(chǎn)5萬片。更關(guān)鍵的是，目前10nm工藝制程都是處于研發(fā)階段，包括英特爾、臺積電及三星在內(nèi)，離真正量產(chǎn)尚有距離，其中的變數(shù)還很多。最樂觀的預測，10nm制程也要到2016年才能量產(chǎn)。另外，10nm制程之后，究竟如何往下走，尚不十分清楚，其中包括EUV何時準備好難以預言，10nm時193nm光刻工藝的成本與柵極材料的替代品的工藝等尚未完全就位。按Gartner的觀點，從近期來看，在1～2年內(nèi)FinFET的量產(chǎn)，全球代工的產(chǎn)能需求不會超過月產(chǎn)5萬片。而到2018年前也不會有大于月產(chǎn)25萬片的市場需求。而這樣的市場需求有兩家大的代工廠已經(jīng)足夠，所以現(xiàn)在眾多的一線代工廠紛紛進入FinFET工藝，未來一定會發(fā)現(xiàn)有人失聲。按PacificCrestSecurities的分析師的觀點，從投資規(guī)模計，16nm/14nmFinFET技術(shù)投資1萬片產(chǎn)能要12.7億美元的投資，再增加2萬片需25億美元的投資。還有一個不能言透的問題，技術(shù)方面誰能真正過關(guān)，即成品率能同步嗎？據(jù)目前的態(tài)勢，無論臺積電的20nm量產(chǎn)還是英特爾的14nm量產(chǎn)，都出現(xiàn)了推遲的現(xiàn)象，都有成品率的問題存在其中。所以，未來究竟誰的技術(shù)真正過關(guān)還需觀察?？陀^地分析，英特爾占有一定優(yōu)勢。因為它從2011年的22nm節(jié)點就開始采用FinFET技術(shù)，至今已經(jīng)是第二代了，經(jīng)驗相對多一些。否則也不可能發(fā)生原是臺積電老客戶的Altera，突然轉(zhuǎn)向擁抱英特爾的14nm芯片代工的情況。還有，近期松下電子也下單給英特爾。足以證明其在技術(shù)方面可能高出一頭。但是也不可否認，英特爾在代工方面尚有許多問題。所以在16nm/14nm這一區(qū)段，無論臺積電、三星與格羅方德聯(lián)盟，還是英特爾，哪家都不具備必勝的把握。高通擬轉(zhuǎn)單三星、蘋果也蠢蠢欲動外傳高通(Qualcomm)Snapdragon810處理器有過熱問題，先前小摩說對臺積電(2330)影響有限。然而Maybank看法不同，認為高通未來晶圓代工訂單將由三星電子(SamsungElectronics)和臺積電分食，臺積電不再獨享大單。Barronˋs11日報導，Maybank分析師WarrenLau認為，高通在高階64位元晶片生產(chǎn)研發(fā)上，落后蘋果和三星。采臺積電20奈米制程的Snapdragon810可能趕不上三星GalaxyS6開賣時程，不少中國和外國廠商也因此打算改用聯(lián)發(fā)科28奈米的MT6795晶片。高通為了追上對手，可能會迅速轉(zhuǎn)向14/16奈米，當前的20奈米晶片將為過渡期產(chǎn)品，未來可能把14奈米FinFET訂單交給三星、16奈米FinFET訂單交給臺積電，不像之前由臺積電獨攬訂單。2013年高通占臺積電營收17%，估計2014年比重增至近20%。不僅如此，三星和英特爾(Intel)晶片終于趕上臺積電大客戶高通，三星旗艦機可能不再高度仰賴高通，改用自制晶片取而代之。三星S6開賣初期，若因高通出貨不及，改用自制晶片，臺積電營收可能會損失臺幣90億元，占臺積電第1季營收的5%。TomˋsHardware7日報導，高通產(chǎn)品管理副總TimLeland澄清，新技術(shù)問市總會遇上工程挑戰(zhàn)，但是沒有出現(xiàn)會延遲出貨的重大技術(shù)問題。LGGFlex2預計1月底出貨，外傳搭載Snapdragon810，屆時就可知道延誤是否為謠傳。Barron8日報導，JP摩根分析師GokulHariharan、JJPark與RahulChadha發(fā)表研究報告指出，高通最新64位元Snapdragon615、Snapdragon810處理器的確有過熱的疑慮，這些問題在去(2014)年12月就開始浮出臺面，尤其是對用于高階機種的Snapdragon810而言，且問題至今尚未解決。為了修正Snapdragon810的問題，高通可能得重新設(shè)計數(shù)個金屬層，預估會讓進度延后3個月。這意味著，Snapdragon810最快要到2015年第2季中旬才能量產(chǎn)。三星電子(SamsungElectronics)預定2月發(fā)表的次代旗艦機「GalaxyS6」當中，很可能會有超過90%的出貨量改用自制的Exynos應用處理器和數(shù)據(jù)機，與過去幾年逾7成出貨量使用Snapdragon的狀況大相徑庭。另外，蘋果A9處理器訂單花落誰家，外資眾說紛紜。根據(jù)BernsteinResearch的說法，三星由于FinFET制程技術(shù)較為先進，因此很有機會取得次世代iPhone的處理器訂單，相較之下臺積電則有望取得較大尺寸的iPad以及低階iPhone的處理器代工業(yè)務。綜上所述，未來全球16nm/14nm及以下的代工格局前景難料。22nm:多角度看Finfet2011-07-2021:08:02次閱讀次推薦稿源：條評論在向22/20nm節(jié)點制程攀登的過程中，半導體技術(shù)研發(fā)者們似乎紛紛準備在這一節(jié)點推出新形態(tài)的晶體管結(jié)構(gòu)技術(shù)。這方面做得比較出彩的有Intel，他們不久前正式公布將在22nm制程節(jié)點啟用三柵晶體管技術(shù)，并因此而博得了許多人的關(guān)注。不過，其它公司、機構(gòu)的研發(fā)人員同時也在不斷推進三柵晶體管的同類-Finfet技術(shù)的開發(fā)工作。與之形成鮮明對比的是，包括ARM,以及有濃厚AMD背景的Globalfoundries在內(nèi)的歐洲半導體技術(shù)組織，則在大力推廣全耗盡型SOI，即FDSOI技術(shù)。另外，最近一家名不見經(jīng)傳的新興公司Suvolta則聯(lián)合富士通公司推出了第三種晶體管技術(shù)方案。當然，最后我們也不能忘記臺積電已經(jīng)表態(tài)會在20nm節(jié)點繼續(xù)使用常規(guī)的平面型晶體管技術(shù)。雖然說有關(guān)的話題對器件設(shè)計者而言很有吸引力，而對芯片設(shè)計者來說則表面上看似乎并不與其本職工作有什么必要的聯(lián)系。但大家不要忘記，晶體管的設(shè)計技術(shù)會對許多下游因素，包括從功能單元的設(shè)計到物理層設(shè)計，乃至到邏輯層設(shè)計過程造成影響，并最終影響到芯片的功耗和時序，而這些因素則是芯片設(shè)計者們必須關(guān)注的重要項目。為什么要對晶體管結(jié)構(gòu)技術(shù)進行變革？制程工程師們?yōu)槭裁匆兏铿F(xiàn)有的晶體管結(jié)構(gòu)技術(shù)呢？簡單來說，原因在于所謂的短溝道效應（SCE:short-channeleffects）.為了跟上摩爾定律的腳步，人們不得不不斷縮短MOSFET場效應管溝道的長度。這樣做有可以增加芯片的管芯密度，增加MOSFET的開關(guān)速度等等好處。然而，溝道長度的縮短卻會帶來許多其它的負面效應?？偟脕砜矗斐蛇@些負面效應的原因多數(shù)可以總結(jié)成這樣一句話：隨著器件溝道長度的縮短，漏極與源極的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinchoff)溝道的難度也越來越大（如圖1），如此便使亞閥值漏電（Subthrehholdleakage）現(xiàn)象更容易發(fā)生。其實，人們早在90nm節(jié)點便已經(jīng)開始向短溝道效應宣戰(zhàn)。而后來大行其道的HKMG技術(shù)推出的目的之一也正是為了在增強柵極對溝道電流的控制能力的前提下，盡量地減小柵極的漏電流。不過到22nm節(jié)點，短溝道效應愈發(fā)嚴重，僅僅依靠HKMG和過去的技術(shù)，而不對傳統(tǒng)平面型晶體管的結(jié)構(gòu)作出變動，已經(jīng)無法滿足要求，無法在保證器件性能達標的同時，對器件的漏電進行足夠的限制。用一位專家的話說：“HKMG解決了柵極漏電的問題，現(xiàn)在我們需要處理的則是溝道漏電的問題?！崩^續(xù)走平面型晶體管的老路嗎？不過并不是所有的人都認為傳統(tǒng)的平面型晶體管已經(jīng)走到了窮途末路。臺積電便是其中的一員，今年2月份，他們曾經(jīng)表示將在20nm制程節(jié)點繼續(xù)使用平面型晶體管結(jié)構(gòu)，而Globalfoundries則也有類似的計劃。關(guān)于這種立場的對錯，業(yè)內(nèi)的爭論頗多。設(shè)計者們對短溝道效應及其危害是非常熟悉的。在20nm節(jié)點，短溝道效應造成的漏電和門限電壓變差現(xiàn)象也許會比28nm節(jié)點更加嚴重，不過設(shè)計者們也有對付這種問題的辦法，比如在設(shè)計時采取嚴格的電源管理技術(shù)，使用容差電路，統(tǒng)計時序分析法等等。而當所有這些問題出現(xiàn)時，作為芯片代工方的臺積電或Globalfoundries必然會要求他們的客戶，如FPGA廠商，網(wǎng)絡(luò)芯片廠商，ARM等向其芯片中加入這些彌補性的電路設(shè)計。對此持懷疑論的芯片廠商并不在少數(shù)。比如Novellus公司的副總裁GirishDixit就表示：“臺積電宣稱他們會在20nm節(jié)點制程使用替換型金屬柵技術(shù)（即常說的GatelastHKMG）+傳統(tǒng)平面型晶體管的技術(shù)組合，不過這種計劃恐怕會發(fā)生一些變故。雖然HKMG技術(shù)具備控制漏電的能力，但是由于仍然采用傳統(tǒng)的平面型晶體管技術(shù)，因此其Ion/Ioff性能難免相對低下?！比绻_積電的客戶發(fā)現(xiàn)這些采用傳統(tǒng)平面型晶體管技術(shù)制作的芯片在效能方面處于不利的地位，那么他們完全有可能逼迫臺積電提前在20nm節(jié)點啟用Finfet技術(shù)。在移動設(shè)備用芯片市場，這種情況是最有可能發(fā)生的，因為以ARM為首的芯片設(shè)計合作伙伴們需要面對的是采用三柵技術(shù)的22nm制程Intel的同類型Atom產(chǎn)品。Finfet的崛起：十多年前，技術(shù)人員便已經(jīng)開始研究與Finfet以及其它與下一代晶體管結(jié)構(gòu)技術(shù)有關(guān)的技術(shù)，不過今年5月份，Intel將這項技術(shù)從陽春白雪的研究室搬到了面向市場和公眾的大舞臺上。雖然他們讓三柵技術(shù)走向前臺的動機未必純潔--從很大程度上看是為了在移動設(shè)備芯片市場向ARM陣營施壓，而不是為了改善電路設(shè)計，減小半導體器件信噪比，推動半導體技術(shù)向前發(fā)展等冠冕堂皇的目的。從本質(zhì)上說，Intel口中所謂前無古人的三柵技術(shù)，在業(yè)內(nèi)專家的眼里看來其實就是一種徹頭徹尾的Finfet技術(shù)，其與人們已經(jīng)研究了十多年的Finfet并沒有本質(zhì)的區(qū)別。一位專家表示：“其實業(yè)內(nèi)所有的廠商都在開發(fā)Finfet技術(shù)，兩者唯一的區(qū)別就是Intel的那一套鼓動人心的說辭?！笨偟膩砜?，其實包括Finfet在內(nèi)的所有下一代晶體管結(jié)構(gòu)技術(shù)，其革新的思路都是基于全耗盡型溝道的理念。簡單地說，全耗盡溝道技術(shù)令柵極對溝道處形成電場的控制能力大為增強，在柵極的控制下，當器件需要處于關(guān)閉狀態(tài)下時，溝道中所有的載流子均會被耗盡，這樣溝道將不再具備任何導電能力，也就意味著晶體管漏源極導電通路的徹底關(guān)閉。那么全耗盡溝道技術(shù)又是如何做到這一點的呢？在傳統(tǒng)的部分耗盡型平面晶體管中，由于漏源極與硅襯底形成反偏的PN結(jié)結(jié)構(gòu)，因此其周圍有耗盡層結(jié)構(gòu)存在，加上溝道的深度有限，這樣溝道處的電場就會受到這些因素的干擾而偏離理想的狀態(tài)。要解決這個問題，可以采用令溝道區(qū)域的硅膜厚度極薄，薄到與溝道的深度相同，并且拉大溝道與漏極反偏結(jié)的距離的方法，來構(gòu)造全耗盡型的溝道區(qū)。新一代晶體管技術(shù)：FinfetFinfet的解決方法是另溝道從硅襯底表面豎起，形成垂直型的溝道結(jié)構(gòu)（又被人們形象地稱為Fin-鰭片），然后再在鰭片表面構(gòu)造柵極。Finfet的鰭片厚度極薄（如圖2），且其凸出的三個面均為受控面，受到柵極的控制。這樣，柵極就可以較為容易的在溝道區(qū)構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導電通路。Finfet器件實現(xiàn)了從130nm節(jié)點人們便一直夢寐以求的極高伏安性能。但是這種技術(shù)同時也帶來了新的問題。如何制造符合要求的Finfet器件便是難題之一。應用材料公司的高管KlausSchuegraf為此警告稱：“如何制作Finfet的鰭片結(jié)構(gòu)，以及如何在后續(xù)的制程工序中保持鰭片的完整性是一項非常困難的任務。你必須解決如何完成高深寬比結(jié)構(gòu)的蝕刻，如何將雜質(zhì)均勻地摻雜到三維表面，如何在鰭片上生成復雜多層結(jié)構(gòu)的柵極，并且保證柵極的形狀與鰭片完全貼合等等問題。要解決這些問題，就必須對材料，生產(chǎn)設(shè)備進行改進。雖然用于制造Finfet器件的掩膜板數(shù)量并不會增加很多，但是制造工序的數(shù)量則一定會增加?！盕infet給芯片設(shè)計者帶來的新問題：不僅如此，芯片的設(shè)計者們也會遇到一些新問題。在Finfet設(shè)計的電路中，鰭片的寬度將會是電路中最小的制程尺寸參數(shù)。在目前的光刻技術(shù)條件下，為了形成鰭片結(jié)構(gòu)，就必須使用雙重成像技術(shù)（具體點說，很可能是采用SADP自對準雙重成像工藝）。而據(jù)Schuegraf介紹，雙重成像技術(shù)的實現(xiàn)要求芯片設(shè)計者在設(shè)計芯片時采用非常嚴格的設(shè)計準則。Intel器件研發(fā)部門的經(jīng)理MikeMayberry則稱：“大部分設(shè)計準則都是為了改善對光刻工藝的兼容性而設(shè)置的。一旦你學會如何設(shè)計22nm節(jié)點電路Layout，那么在面對三柵時你只需要注意留心少量專設(shè)的設(shè)計準則即可?！睂﹄娐吩O(shè)計者而言，F(xiàn)infet技術(shù)也會帶來一些變化。其中最明顯的變化之一是，在試圖增大管子的驅(qū)動能力時，過去簡單增加線路寬度的方法在三柵中已不再適用，F(xiàn)infet器件中鰭片的高度和寬度必須保持不變，而以增加鰭片數(shù)量的方法，來增加器件的驅(qū)動能力。這是由于芯片中所有鰭片的高度尺寸都必須由同一次拋光工序來進行定義，無法對個別鰭片的高度進行拔高或降低處理。而鰭片的寬度尺寸也有類似的情形。Dixit介紹說，鰭寬無法自由調(diào)節(jié)的原因并不僅是由于光刻技術(shù)方面的限制，鰭寬的增加還會影響到MOSFET門限電壓的變化.如果你試圖增加鰭片的寬度來增加器件的驅(qū)動電流，那么器件的門限電壓也會發(fā)生改變。反過來看，這也意味著在Finfet的制造過程中必須保證鰭片的寬度和高度必須保持一致，否則便會對器件的門限電壓等性能參數(shù)造成影響，導致電路中各個晶體管的性能參數(shù)彼此差異過大。要增加器件的驅(qū)動能力，你只能采用增加并聯(lián)的鰭片數(shù)量的方法來達到目的。而由于每個鰭片傳輸?shù)碾娏魇且粋€固定值，這也意味著器件驅(qū)動能力只能以這一定值為單位進行增減，這對電路設(shè)計者，尤其是一些定制型模擬電路的設(shè)計者而言顯然是一個令人不快的限制。不過Intel看起來似乎并沒有因此而感到擔心，他們表示：“我們已經(jīng)針對開關(guān)型和放大器型兩種應用，對我們的三柵電路進行了調(diào)整。因此我們認為只有在極少數(shù)的情況下，才需要對電路設(shè)計進行調(diào)整?！毕啾戎?，其它的業(yè)內(nèi)專家在這方面的態(tài)度則顯得悲觀許多，比如IMEC組織的執(zhí)行副總裁LudoDeferm就表示說：“要得到較高的驅(qū)動電流，你必須將多個鰭片并聯(lián)在一起，這就需要在多個Finfet之間設(shè)置互聯(lián)線路。但是在高頻條件下工作時，由互連線造成的電路電阻增加則會影響到電路的性能?！盕DSOI：通向全耗盡型溝道的另一條路面對Finfet帶來的新問題，F(xiàn)DSOI的支持者們找到了機會，他們宣稱FDSOI可以在達到同樣性能水平的條件下解決Finfet的這些問題。從外表上看，F(xiàn)DSOI晶體管與傳統(tǒng)的部分耗盡式平面型晶體管（PDSOI）并沒有太大的區(qū)別，前者仍然采用平面型的結(jié)構(gòu)，不過FDSOI中最頂層，即位于埋入式氧化層結(jié)構(gòu)頂部的硅膜厚度相比傳統(tǒng)的PDSOI要減薄了許多。FDSOI擁有許多顯見的優(yōu)勢，比如器件的結(jié)構(gòu)形式相比傳統(tǒng)平面型晶體管基本變化不大，消除了PDSOI因浮體效應（Floatingbody）所導致的記憶效應（電荷會在浮體結(jié)構(gòu)中累積，導致浮體電位的增加，從而導致門限電壓的變化）。另外，據(jù)法國半導體廠商Leti的高管OlivierFaynot宣稱，F(xiàn)DSOI相比對手的技術(shù)而言，晶體管性能可以提升60%，或者器件的功耗可以降低50%。也許FDSOI的優(yōu)點中最明顯的就是門限電壓的控制方面。由于FDSOI采用的是無雜質(zhì)摻雜的純硅溝道設(shè)計方案，因此電路中各個MOSFET其溝道的雜質(zhì)摻雜濃度不會存在相互的變差，而溝道雜質(zhì)摻雜濃度的變差，則會導致MOSFET器件門限電壓的變差。而這個問題在Finfet和傳統(tǒng)平面型晶體管器件中則同樣存在。更進一步看，當需要采取多門限電壓設(shè)計時，F(xiàn)infet和傳統(tǒng)平面型晶體管必須通過改變溝道雜質(zhì)摻雜濃度的方式來改變器件的門限電壓，而在常規(guī)平面型晶體管中，要實現(xiàn)這種調(diào)節(jié)的難度甚大，對Finfet而言，則目前幾乎無法實現(xiàn)這種調(diào)節(jié)。而在FDSOI中，則可以通過向埋入式氧化層底部的硅襯底施加電壓，來起到動態(tài)地改變門限電壓的目的。當然，F(xiàn)DSOI也不是完美無暇，這項技術(shù)主要有三個缺點。首先，F(xiàn)DSOI晶圓的成本要比傳統(tǒng)的PDSOI胡體硅晶圓更高。不過按照上周一家市調(diào)公司ICKnowledge公布的所謂成本分析報告稱，由于FDSOI器件具備多門限電壓可控的優(yōu)勢，因此采用FDSOI技術(shù)制作的22/20nm器件的總制作成本實際上比傳統(tǒng)平面型產(chǎn)品或Finfet并沒有太大差別。第二個缺點在于晶圓制造方面的技術(shù)風險。目前法國Soitec公司是FDSOI晶圓的唯一生產(chǎn)商，而FDSOI晶圓的制作需要保證晶圓中氧化層淀積，晶圓切割，晶圓拋光等各個工序的加工精度都能夠達到原子級別。目前Soitec供應的FDSOI晶圓其頂部硅層厚度為12nm，埋入式氧化層的厚度尺寸則同樣極薄。第三個缺點--其實準確點說應該是弱勢，便是來自于一部分企業(yè)高管的惰性。有一些企業(yè)的決策者總是對和SOI有沾邊的技術(shù)不理不睬。在這方面，AMD及其子女Globalfoundries，IBM以及意法半導體等公司則為這些惰性十足的企業(yè)高管樹立了榜樣，他們在22nm節(jié)點很有可能將啟用FDSOI技術(shù)。特別是Globalfoundries，他們過去在SOI有關(guān)產(chǎn)品的推廣上并不是非常積極，不過現(xiàn)在當面對來自Finfet陣營的Intel和臺積電的挑戰(zhàn)時，他們很有可能要拿起FDSOI作為對抗的武器。而且一部分過去已經(jīng)采納過PDSOI技術(shù)的芯片設(shè)計廠商，比如Broadcom等也有可能會選擇追隨FDSOI。不過據(jù)一位熟知內(nèi)情的人士表示：“除此之外，F(xiàn)DSOI恐怕不會引起更多人的注意?！蓖娣侵髁鞯腟uVolta和富士通等：除了FDSOI和Finfet之外，還有第三種新技術(shù)可以同樣形成全耗盡型溝道。不久前SuVolta公司宣布推出了一種新的MOSFET結(jié)構(gòu)，這種MOSFET中，使用淀積工藝在傳統(tǒng)體硅平面型MOSFET的溝道下方埋入了一種PN結(jié)結(jié)構(gòu)，當這種PN結(jié)反偏時，會在溝道的下方形成耗盡區(qū)，如此就可以起到與FDSOI中溝道下方埋入式氧化物同樣的效用，同時又可以減薄溝道的厚度，這樣在柵極的控制下，溝道便可處于全耗盡的工作狀態(tài)。SuVolta的這種技術(shù)看起來挺引人注目，不過有關(guān)這項技術(shù)的細節(jié)，除了與這家公司有密切合作關(guān)系的少數(shù)幾家公司如富士通之外，外界對其所知甚少。另一方面，SuVolta這種技術(shù)的效能也還沒有經(jīng)過獨立機構(gòu)的驗證。不管怎么樣，也許這種技術(shù)會受到類似富士通的一些小型公司的青睞，這些小公司手頭的資金還不夠充裕，無法加入Finfet的戰(zhàn)團，同時也付不起加入FDSOI陣營所需的啟動金。總結(jié)：最后，我們來總結(jié)一下實際的芯片制造商在這三種選擇中會如何抉擇。1-臺積電20nm節(jié)點看起來會繼續(xù)走常規(guī)平面型晶體管的老路--至少在制程推出的初期會是這樣。不過臺積電很可能會很快在16nm節(jié)點制程到來之前，對其20nm技術(shù)進行調(diào)整，并推出面向移動設(shè)備用芯片應用的Finfet制程產(chǎn)品。2-Intel方面已經(jīng)表態(tài)會堅持走Finfet路線；3-IBM以及Globalfoundries和意法半導體公司很可能會在推出的芯片產(chǎn)品中全部或部分地采用FDSOI技術(shù)；4-富士通等小公司則會繼續(xù)與SuVolta合作應用其獨特的技術(shù)。其它的廠商會選擇站在哪一邊，無疑將根據(jù)其客戶的需求，以及采用Finfet，F(xiàn)DSOI等新技術(shù)的先鋒廠商產(chǎn)品的實際表現(xiàn)對比而定。不過，聯(lián)想到目前各家廠商在28nm制程中所遇到的種種問題，這幾種新制程技術(shù)在應用的初期恐怕都不太可能會有一帆風順的好運氣。傳三星已開始制造14nmFinFET工藝處理器騰訊數(shù)碼[微博]蟬蟬2014年12月16日07:38[摘要]三星半導體業(yè)務副總裁表示，已經(jīng)開始生產(chǎn)14nmFinFET工藝處理器，外界普遍認為客戶應該是蘋果或高通，也有可能是AMD。騰訊數(shù)碼訊（編譯：蟬蟬）繼上月底三星宣布自家的Exynos處理器已經(jīng)實現(xiàn)14nmFinFET（FinField-EffectTransistor，鰭式場效晶體管）工藝量產(chǎn)之后，近日三星半導體業(yè)務副總裁KimKi-nam表示，已經(jīng)開始14nmFinFET工藝處理器的生產(chǎn)合約，但是他并未透露具體的合約客戶以及詳細的產(chǎn)品細節(jié)。盡管如此，外界普遍認為此次三星14nmFinFET工藝處理器的客戶應該是蘋果或者高通，也有可能是AMD。如果是蘋果的話，那么不是AppleWatch的S1處理器就是下一代iPhone的A9處理器，不過現(xiàn)在就開始量產(chǎn)A9處理器似乎有點早了，難道蘋果打算將iPhone的更新周期縮短為半年？另外，高通在今年早些時候也對三星的14nmFinFET工藝表現(xiàn)出了濃厚的興趣，但到目前為止高通并沒有公布14nm處理器計劃，而目前高通最先進的驍龍810處理器采用的是20nm工藝。根據(jù)之前的報道，三星在今年年初就展示了14nmFinFET工藝處理原型，并且表示其14nmFinFET工藝相比于臺積電的20nm工藝，在性能提高20％的同時，功耗和占用面積分別降低了35％和15％，而三星14nmFinFET工藝的最大競爭對手應該是臺積電的16nm工藝。而對于消費者來說，從20nm處理器過渡至14nm處理器應該還需要一段時間，眼下我們應該更期待明年登場的驍龍810和Exynos7410，要知道它們才剛剛用上了20nm制造工藝。臺積電今年年中投產(chǎn)16nmFinFET已無望(2015/1/1610:56)20nm輕松拿下蘋果所有訂單，臺積電一時間豪情萬丈，號稱要在2015年初量產(chǎn)16nmFinFET，創(chuàng)下半導體史上兩代工藝量產(chǎn)時間最接近的記錄，但現(xiàn)實是殘酷的。在去年晚些時候，臺積電曾宣布16nm工藝已開始試產(chǎn)，將在2015年年中投入量產(chǎn)，已經(jīng)比最初目標晚了小半年。而來自臺灣《電子時報》的消息稱，臺積電已經(jīng)將16nm設(shè)備安裝的時間推遲到2015年下半年了，而原來希望能在上半年完成。這就意味著，臺積電16nm量產(chǎn)最快也得今年年底，更大的可能性則是2016年初。這也同時意味著，蘋果的A9已經(jīng)基本不可能交給臺積電，NVIDIA的新顯卡也要落空。與此同時，三星方面?zhèn)鞒龊孟ⅲ?4nmFinFET工藝已經(jīng)克服了此前的問題，良品率大為提升，而且三星一直以低報價死拼臺積電。據(jù)了解，高通已經(jīng)作出決定，終止原計劃在臺積電進行的16nm芯片試產(chǎn)，轉(zhuǎn)而將訂單轉(zhuǎn)交給三星14nm，而蘋果A9無奈轉(zhuǎn)回老對頭也基本已經(jīng)定局。由于GlobalFoundries與三星已經(jīng)在14nm上達成聯(lián)盟，AMD作為老東家在顯卡上應該不用擔心，可以放心地轉(zhuǎn)移，NVIDIA可怎么辦呢？去用20nm？問題是，臺積電的20nm也是麻煩纏身。由于蘋果iPhone6高峰漸漸過去，20nm產(chǎn)能開始出現(xiàn)過剩，不得不減產(chǎn)20％，同時高通的第一款20nm處理器驍龍810又接連傳出存在缺陷、發(fā)熱量過高問題，大批量出后也可能延遲，最快得三月份——用它的小米Note高配版就是三月底才開賣。全球代工格局之戰(zhàn)風云再起，14納米FinFET工藝戲諸侯2015年01月14日全球代工的戰(zhàn)火再起，由之前的28nm向16nm/14nmFinFET工藝延伸。28nm工藝可以認為是半導體業(yè)的拐點。因為一直以來依尺寸縮小所推動產(chǎn)業(yè)進步至此發(fā)生巨大的變化，通常每兩年前進一個工藝節(jié)點，減少制造成本約50%的節(jié)奏，到了28nm以下開始減緩，部分情況下成本反而會有所上升。反映到產(chǎn)業(yè)層面，企業(yè)向更小尺寸邁進的動力己不如從前。許多頂級的IDM大廠，從28nm開始執(zhí)行輕資產(chǎn)策略（fablite），擁抱代工。這導致全球代工廠如日中天。特別是日前三星繼英特爾之后宣布14nm將量產(chǎn)，使得代工爭奪戰(zhàn)中16nm/14nm訂單成為新的焦點。全球代工第一陣營中，原先有臺積電、聯(lián)電及格羅方德（Globalfoundries），現(xiàn)在IDM超級大廠三星及英特爾也加入代工行列，導致代工第一陣營中的爭斗形勢呈現(xiàn)復雜化。蘋果與高通訂單成風向標三星與格羅方德聯(lián)盟可能提前進入14nm量產(chǎn)，高通與蘋果的訂單會成爭奪焦點。全球代工的客戶70%來自fabless，而依目前的態(tài)勢，其中高通與蘋果兩家大戶的訂單成為爭奪焦點。反映出半導體業(yè)的推動力正由PC轉(zhuǎn)向移動終端，包括手機及平板電腦等，整個產(chǎn)業(yè)供應鏈發(fā)生大的改變。高通依靠向全球智能手機提供芯片及專利授權(quán)，2013年銷售額己達248億美元，其中1/3來自授權(quán)費用。據(jù)Ddaily2014年5月的數(shù)據(jù)，在全球移動處理器市場中，高通市占率分別為：2011年48.7%、2012年42.9%、2013年53.6%。蘋果相應分別為14.4%、15.90%和15.70%。這是因為蘋果僅在手機及平板電腦中采用自己設(shè)計的處理器芯片，Mac計算機中仍采用英特爾芯片。高通在移動處理器行業(yè)擁有無可爭議的霸主地位，雖然說目前已經(jīng)有其他fabless廠商對于高通形成壓力，但其優(yōu)勢依舊非常明顯，各大品牌手機的旗艦機幾乎都清一色地使用了高通芯片。目前高通的高端芯片驍龍805，64位8核，采用20nm工藝。蘋果手中也握有大訂單，之前由三星代工，近期它自己設(shè)計的20nm工藝A8芯片已部分移至臺積電加工。顯然臺積電是想繼續(xù)擴大戰(zhàn)果，爭取2015年它的16nm生產(chǎn)線上可為蘋果的A9處理器代工。但是情況是錯綜復雜的，其中既有競爭關(guān)系，也有技術(shù)方面的問題。誰都清楚，2015年三星與格羅方德聯(lián)盟可能提前進入14nm量產(chǎn)，相比臺積電的16nm工藝具有優(yōu)勢。連張忠謀也坦承這一步臺積電可能會落后，所以把希望寄托在2016年的10nm工藝決戰(zhàn)上。但是，三星與格羅方德聯(lián)盟有可能受到產(chǎn)能不足困繞，為未來競爭平添了變數(shù)。而目前臺積電已經(jīng)擁有20nm工藝產(chǎn)能達7萬片/月。不管如何，高通與蘋果的訂單會成為爭奪焦點，但是蘋果的原則是不把雞蛋放在同一個籃子里。TSMC16nmFinFET工藝20162015-01-17TSMC在28nm、20nm節(jié)點上進展最快，這兩年賺得盆缽滿滿，三星、GF等對手則選擇了跳過20nm直奔14nmFinFET工藝，反倒可以后來居上。TSMC日前在投資者會議上承認，2015年他們的16nm份額會比競爭對手要少，真正量產(chǎn)要到2016年，下下代的10nm預計在2017年推出。TSMC日前舉辦了投資者會議，聯(lián)席CEO劉德音（MarkLiu）在會議上承認，TSMC的16nmFinFET工藝來得有些晚，因此2015年他們在該工藝上的市場份額會比主要競爭對手要少?，F(xiàn)在他們正用該工藝為客戶認證產(chǎn)品，2016年16nmFinFET工藝就會大規(guī)模量產(chǎn)。此前的傳聞都是說TSMC會在今年Q3季度（最快7月份）開始量產(chǎn)16nmFinFET工藝，但現(xiàn)在看來TSMC的進度沒有想象中的那么快（放的一手好煙霧彈），昨天傳聞的設(shè)備暫停安裝看起來也是真的了。2015年TSMC只會少量生產(chǎn)16nmFinFET工藝產(chǎn)品，量產(chǎn)還得等到2016年，至少是一年后了。三星、Globalfoundries都使用了14nmFinFET工藝，后者還是三星提供授權(quán)的，三星雖然生產(chǎn)過20nm工藝，但這兩家基本上都跳過了20nm節(jié)點，真正量產(chǎn)靠的還是14nmFinFET工藝，所以這兩家的進展要比TSMC還快。TSMC的工藝延期會影響很多客戶選擇，而且三星在代工價格上更優(yōu)惠，所以蘋果的A9處理器據(jù)說70%的訂單都交給了三星及GF兩家。就連一向最優(yōu)待遇的高通據(jù)說也暫停了TSMC的16nmFinFET工藝試產(chǎn)，準備轉(zhuǎn)向三星14nmFinFET工藝。這些大客戶還可以有別的選擇，不過國內(nèi)準備使用TSMC新工藝的客戶可能就有些悲劇了，此前TSMC首次試產(chǎn)16nmFinFET選擇的伙伴是海思，他們下一代的8核LTE芯片麒麟930傳聞就是該工藝生產(chǎn)的，現(xiàn)在不知道如何了，如果真的延期一年多，海思難道要用麒麟920/925再戰(zhàn)一年？16nm工藝進度晚了，TSMC對下一代的10nm工藝又提出新目標了，CEO表示他們的10nm工藝正在開發(fā)中，今年底準備進行質(zhì)量認證，目前正在跟客戶合作流片工作，預計量產(chǎn)時間是2017年。不過有了16nmFinFET工藝的教訓，TSMC的客戶應該更小心才是，Intel實力如此強勁，10nm工藝量產(chǎn)也要到2017年了。角逐14納米FinFET工藝全球代工戰(zhàn)火再起中國電子報、電子信息產(chǎn)業(yè)網(wǎng)作者：莫大康發(fā)布時間：2015-01-13全球代工的戰(zhàn)火再起，由之前的28nm向16nm/14nmFinFET工藝延伸。28nm制程可以認為是半導體業(yè)的拐點。因為一直以來依尺寸縮小所推動產(chǎn)業(yè)進步至此發(fā)生巨大的變化，通常每兩年前進一個工藝節(jié)點，減少制造成本約50%的節(jié)奏，到了28nm以下開始減緩，部分情況下成本反而會有所上升。反映到產(chǎn)業(yè)層面，企業(yè)向更小尺寸邁進的動力己不如從前。許多頂級的IDM大廠，從28nm開始執(zhí)行輕資產(chǎn)策略（fablite），擁抱代工。這導致全球代工廠如日中天。特別是日前三星繼英特爾之后宣布14nm將量產(chǎn)，使得代工爭奪戰(zhàn)中16nm/14nm訂單成為新的焦點。全球代工第一陣營中，原先有臺積電、聯(lián)電及格羅方德（Globalfoundries），現(xiàn)在IDM超級大廠三星及英特爾也加入代工行列，導致代工第一陣營中的爭斗形勢呈現(xiàn)復雜化。蘋果與高通訂單成風向標三星與格羅方德聯(lián)盟可能提前進入14nm量產(chǎn)，高通與蘋果的訂單會成爭奪焦點。全球代工的客戶70%來自fabless，而依目前的態(tài)勢，其中高通與蘋果兩家大戶的訂單成為爭奪焦點。反映出半導體業(yè)的推動力正由PC轉(zhuǎn)向移動終端，包括手機及平板電腦等，整個產(chǎn)業(yè)供應鏈發(fā)生大的改變。高通依靠向全球智能手機提供芯片及專利授權(quán)，2013年銷售額己達248億美元，其中1/3來自授權(quán)費用。據(jù)Ddaily2014年5月的數(shù)據(jù)，在全球移動處理器市場中，高通市占率分別為：2011年48.7%、2012年42.9%、2013年53.6%。蘋果相應分別為14.4%、15.90%和15.70%。這是因為蘋果僅在手機及平板電腦中采用自己設(shè)計的處理器芯片，Mac計算機中仍采用英特爾芯片。高通在移動處理器行業(yè)擁有無可爭議的霸主地位，雖然說目前已經(jīng)有其他fabless廠商對于高通形成壓力，但其優(yōu)勢依舊非常明顯，各大品牌手機的旗艦機幾乎都清一色地使用了高通芯片。目前高通的高端芯片驍龍805，64位8核，采用20nm工藝。蘋果手中也握有大訂單，之前由三星代工，近期它自己