數(shù)字電子技術(shù) 第六章 大規(guī)模集成電路－熊蘭 學(xué)習(xí)課件

第六章大規(guī)模集成電路6.1順序存取存儲器（SAM）6.2隨機(jī)存取存儲器（RAM）6.3只讀存儲器（ROM）6.4可編程邏輯器件（PLD）2/28/20251掌握：用ROM、PLA構(gòu)成組合邏輯函數(shù)的方法；RAM的字位擴(kuò)展。理解：MOS移位寄存器的工作原理。了解:

順序存取存儲器（SAM）；隨機(jī)存取存儲器（RAM）；只讀存儲器（ROM）；可編邏輯控制器（PLD）的組成、結(jié)構(gòu)及工作原理。教學(xué)基本要求2/28/20252TheSizeofIntegratedCircuits

集成電路的規(guī)模大小small-scaleintegration(SSI，小規(guī)模)withafewtransistorsonachipmediumscaleIntegration(MSI，中規(guī)模)with100~1000softransistorsonachiplargescaleintegration(LSI，大規(guī)模)with1,000~100,000softransistorsonasinglechip.verylargescaleintegration(VLSI，甚大規(guī)模)with100,000~10,000,000oftransistorsonasinglechip.Ultralargescaleintegration(ULSI，超大規(guī)模)with10,000,000~100,000,000oftransistorsonasinglechip概述2/28/20253ULSI

：

PentiumIIIProcessorCharacteristics:

Speed:>1GHz

Numberoftransistors:>30million

Supplyvoltage:<=2.0system

Technology:<180nm

概述2/28/20254IC主要特征數(shù)據(jù)MSILSIVLSIULSI元件數(shù)/芯片102~103103~105105~107107~108特征線寬um10~55~33~1<1速度功耗積uJ102~1010~11~10-2<10-2芯片面積mm2<1010~2525~5050~100硅片直徑mm50~75100~125150>150摩爾定律：IC的規(guī)模每3年翻一翻，特征線寬減小30%。概述2/28/20255數(shù)字集成電路產(chǎn)品通用的中小規(guī)模器件

如：TTL74系列，CMOS4000系列等;邏輯規(guī)模小，功耗相對比較大，用其構(gòu)成的系統(tǒng)布線復(fù)雜，占用PCB(PrintedCircuitBoard)板面積大?？蛇\(yùn)行軟件的大規(guī)模器件

如：CPU，可編程外圍芯片等專用集成電路ASIC（applicationspecificintegratedcircuits）如：PAL，GAL，F(xiàn)PGA，CPLD等用戶定義器件的邏輯功能器件。優(yōu)點(diǎn)：設(shè)計(jì)靈活，穩(wěn)定可靠，保密性好、設(shè)計(jì)成本低，功耗低。缺點(diǎn)：專用型比通用型用量少，因而設(shè)計(jì)成本與制造成本都高。。概述2/28/20256ASIC分類ASIC（applicationspecificintegratedcircuits)Full-Custom（全定制，用戶不能改）:基于晶體管的設(shè)計(jì)模擬IC數(shù)字IC混合ICSemi-Custom（半定制，用戶可改動）:基于門陣列和標(biāo)準(zhǔn)單元的設(shè)計(jì)AnalogICDigitalICMixedSignalICFieldProgramableDevice

(FLD現(xiàn)場可編程器件)：基于邏輯單元和互連資源的設(shè)計(jì)模擬IC：FPAD（FPAC）混合IC：FPMSD數(shù)字IC：FPGA（HDPLD）

CPLD（HDPLD）

LDPLD/SPLD：PAL，GAL概述2/28/20257

存儲器是用來存儲二值信息的大規(guī)模集成電路，是數(shù)字系統(tǒng)重要部件。它將大量存儲器按一定規(guī)律結(jié)合起來構(gòu)成一個(gè)整體，可以比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有一個(gè)號碼（地址碼），每個(gè)房間內(nèi)有一定容量（二進(jìn)制數(shù)碼，又稱為一個(gè)“字”）。(2)讀寫存儲器(RAM)(1)順序存儲器(SAM)

半導(dǎo)體存儲器可分為三大類：第六章大規(guī)模集成電路(3)只讀存儲器(ROM)2/28/20258(3)只讀存儲器(ROM)(2)讀寫存儲器(RAM)雙極型MOS型靜態(tài)動態(tài)固定ROM可編程PROM可擦寫EPROM電可擦EEPROMRandomAccessMemoryReadOnlyMemory(1)順序存儲器(SAM)2/28/20259

RAM是隨機(jī)存取存儲器，在任意時(shí)刻，對任意單元可進(jìn)行存/取（即：讀/寫）操作。RAM特點(diǎn):靈活－程序、數(shù)據(jù)可隨時(shí)更改；易失－斷電或電源電壓波動,會使內(nèi)容丟失。

ROM是只讀存儲器，在正常工作狀態(tài)只能讀出信息，不能隨時(shí)寫入。ROM特點(diǎn)：非易失性－信息一旦寫入，即使斷電，信息也不會丟失，具有非“易失”性特點(diǎn)。常用于存放固定信息（如程序、常數(shù)等）。編程較麻煩－需用專用編程器。RAM與ROM的不同2/28/202510存儲容量是存儲器

的主要技術(shù)指標(biāo)之一，一般用:

[存儲字?jǐn)?shù)N----2n]*[輸出位數(shù)----K]

來表示(其中n為存儲器的地址線個(gè)數(shù)

)。1024(1K)字×8(位)=210×8地址線：7數(shù)據(jù)線：8地址線：10數(shù)據(jù)線：8例如：128(字)×8(位)=27×8存儲容量=2n×K

存儲容量2/28/202511

6.1.1動態(tài)MOS寄存器1.動態(tài)MOS存儲單元利用MOS管的柵極電容暫存信息。需定期給柵極電容充電或放電（刷新），以免信號丟失。6.1順序存儲器(SAM)2/28/202512

2.動態(tài)CMOS移位寄存器2/28/202513

6.1.2SAM的結(jié)構(gòu)及工作原理

1FIFO（先入先出）型SAM

串入串出完成一次操作時(shí)間T=nTC2/28/202514n字

m位FIFO型SAM2/28/202515

2FILO（先入后出）型SAM2/28/202516

6.2隨機(jī)存取存儲器

(RAM--RandomAccessMemory)組成：由地址譯碼器、存儲矩陣、讀寫控制電路、片選控制器、輸出緩沖器組成。2/28/202517每一位二進(jìn)制信息的存取都要由相應(yīng)的單元電路來實(shí)現(xiàn)，每個(gè)單元電路叫一個(gè)存儲單元。也就是每個(gè)存儲單元存放一位二進(jìn)制信息。RAM器件是按“字”存放二進(jìn)制信息的，每個(gè)“字”包含若干個(gè)“位”。每個(gè)“字”都是按“地址”存放的，根據(jù)“地址”選中要進(jìn)行讀的“字”，實(shí)現(xiàn)隨機(jī)讀取。

RAM根據(jù)地址譯碼方式的不同，分單地址結(jié)構(gòu)和雙地址結(jié)構(gòu)。2/28/202518方框圖中地址碼為n位，經(jīng)地址譯碼器譯出2n根選擇線，稱為字選線。每個(gè)字為K位，即輸出有K根數(shù)據(jù)線，每根數(shù)據(jù)線稱為位線。1.單地址結(jié)構(gòu)2/28/202519N字

K位單地址尋址的RAM有NK(2n

K)個(gè)單元，可以存放N個(gè)K位信息字。1.單地址結(jié)構(gòu)2/28/202520RAM的容量由地址碼的字選線數(shù)n和輸出的位數(shù)k決定。

n位地址碼，k位字長的RAM內(nèi)含2n×k個(gè)存儲單元。如n=10,k=4則RAM的容量210×4＝1024字×4位＝1K×4如n=11,k=4則RAM的容量211×4＝2048字×4位＝2K×42/28/202521

2.雙地址結(jié)構(gòu)有兩個(gè)譯碼器，行譯碼器X和列譯碼器Y。2/28/202522

靜態(tài)RAM存儲單元（SRAM）基本RS觸發(fā)器控制該單元與位線的通斷控制位線與數(shù)據(jù)線的通斷Xi

=0，T5、T6截止，觸發(fā)器與位線隔離。

T1-T6構(gòu)成一個(gè)存儲單元。T3、T4為負(fù)載，T1、T2為基本RS觸發(fā)器。來自行地址譯碼器的輸出2/28/202523存儲單元具有兩個(gè)穩(wěn)定狀態(tài)：Q＝1（Q＝0）為1狀態(tài)；Q＝0（Q＝1）為0狀態(tài)。T3、T4是NMOS傳輸門，T3、T4的柵極接到同一根字選線上，控制該存儲單元是否被選中。字選線為低電位時(shí)，T3、T4截止，存儲單元與數(shù)據(jù)線斷開。字選線為高電位時(shí)，T3、T4導(dǎo)通，通過數(shù)據(jù)線即可對該存儲單元進(jìn)行讀寫操作。RAM存儲單元必須具有置1、置0、保持等功能，RAM屬于時(shí)序邏輯電路。

靜態(tài)RAM存儲單元（SRAM）2/28/202524

動態(tài)RAM存儲單元（DRAM）--以三管和單管動態(tài)存儲單元為例由于漏電流的存在，電容上存儲的數(shù)據(jù)（電荷）不能長久保存，因此必須定期給電容補(bǔ)充電荷，以避免存儲數(shù)據(jù)的丟失，這種操作稱為再生或刷新。分三個(gè)過程討論：寫入數(shù)據(jù)讀出數(shù)據(jù)刷新數(shù)據(jù)存儲數(shù)據(jù)的電容存儲單元寫入數(shù)據(jù)的控制門讀出數(shù)據(jù)的控制門寫入刷新控制電路2/28/202525寫入數(shù)據(jù)：當(dāng)Xi＝

Yj

＝1時(shí)，T1、

T3、

T4、

T5均導(dǎo)通，此時(shí)可以對存儲單元進(jìn)行存取操作。若DI＝0，電容充電；若DI＝1，電容放電。

當(dāng)Xi＝

Yj

＝0時(shí)，寫入的數(shù)據(jù)由C保存。R/W=0,G1導(dǎo)通，G2截止輸入數(shù)據(jù)DI經(jīng)G3反相，被存入電容C中。&&12/28/202526讀出數(shù)據(jù)：當(dāng)Xi＝

Yj

＝1時(shí)，T1、

T3、

T4、

T5均導(dǎo)通，此時(shí)可以對存儲單元進(jìn)行存取操作。

讀位線信號分兩路，一路經(jīng)T5

由DO

輸出

；另一路經(jīng)G2、G3、T1對存儲單元刷新。

R/W=1,G2導(dǎo)通，G1截止，若C上充有電荷，T2導(dǎo)通，讀位線輸出數(shù)據(jù)0；反之，

T2截止，輸出數(shù)據(jù)1。&&2/28/202527刷新數(shù)據(jù)：

若讀位線為低電平，經(jīng)過G3反相后為高電平，對電容C充電；&&

若讀位線為高電平，經(jīng)過G3反相后為低電平，電容C放電；當(dāng)R/W=1,且Xi=1時(shí)，C上的數(shù)據(jù)經(jīng)T2

、T3到達(dá)“讀”位線，然后經(jīng)寫入刷新控制電路對存儲單元刷新。

此時(shí),Xi有效，整個(gè)一行存儲單元被刷新。由于列選擇線Yj無效，因此數(shù)據(jù)不被讀出。

2/28/202528單管動態(tài)RAM存儲單元電路：

當(dāng)T導(dǎo)通時(shí)，電容CS上的信息被傳送到位線上，或者位線上的數(shù)據(jù)寫入CS中。

讀出時(shí)，由于CW的存在，且CW>>CS，使位線上得到的電壓遠(yuǎn)小于CS上原來存儲的電壓，因此，需經(jīng)讀出放大器對輸出信號進(jìn)行放大；同時(shí)，由于CS上的電荷減少，必須每次讀出后要及時(shí)對讀出單元進(jìn)行刷新.2/28/202529將電容C存有電荷時(shí)作為1狀態(tài)；不存電荷時(shí)作為0狀態(tài)。T1是NMOS傳輸門，T1的柵極接到字選線上，控制該存儲單元是否被選中。字選線為0時(shí)，T1截止，存儲單元與數(shù)據(jù)線斷開。字選線為1時(shí)，T1導(dǎo)通，通過數(shù)據(jù)線即可對該存儲單元進(jìn)行讀寫操作。存儲電容C上的電荷經(jīng)過一定時(shí)間會泄漏掉，需要及時(shí)進(jìn)行數(shù)據(jù)的再生（重寫、刷新），附加刷新控制。動態(tài)RAM的優(yōu)點(diǎn)是容量大、功耗低。

動態(tài)RAM存儲單元（DRAM）2/28/202530輸入輸出控制單元2/28/202531動態(tài)RAM2114動態(tài)RAM2114（雙地址結(jié)構(gòu)）容量=210

字

4位=10244=4096個(gè)單元2/28/202532隨機(jī)存取存儲器（RAM）61162k×8=211×862648k×8=213×8A10;IO7A12;IO72/28/202533

4.RAM6116

容量=211字

8位=2048（2K）8=16384個(gè)單元

電源電壓5V，與TTL兼容三種操作方式

1）寫入條件：

2）讀出條件：

3）低功耗維持

I/O口為高阻態(tài)2/28/202534

6.2.3RAM的擴(kuò)展

RAM的擴(kuò)展分為字?jǐn)U展和位擴(kuò)展兩種。各片并聯(lián)各片并聯(lián)并聯(lián)解：所需片數(shù)=總?cè)萘?每片容量=41CSR/WA0~A9DI~DO

1.位擴(kuò)展

例:10241位RAM構(gòu)成10244位RAM.2/28/202535

2.字?jǐn)U展

例：10241位RAM構(gòu)成10244字1位RAM.解：所需片數(shù)=4，且1024×4字=212

字

加片選譯碼器

1）輸出端數(shù)N=4(總字?jǐn)?shù)/每片的字?jǐn)?shù))2）輸入端數(shù)n=2(2n=N)

即通過擴(kuò)展地址輸入來增加位數(shù)。2/28/202536

3.字位擴(kuò)展例用10241位RAM構(gòu)成40962位RAM.A11A10

R解：總?cè)萘?40962位=

2122位故所需片數(shù)=40962/

1024×1=4I/O位線并聯(lián)的片數(shù)=4

片選譯碼器：輸入數(shù)=2;輸出數(shù)=4

總地址輸入A0~A112/28/202537“只讀”指正常工作時(shí)，只能進(jìn)行讀操作，而不能進(jìn)行寫操作。只讀存儲器同樣由三部分組成：地址譯碼器、存儲單元矩陣和輸出緩沖電路

ROM的存儲單元非常簡單，不再是記憶元件，而是開關(guān)元件（二極管、三極管、MOS管）。ROM存入數(shù)據(jù)就是將作為存儲單元的開關(guān)元件設(shè)置成接通狀態(tài)或斷開狀態(tài)。與RAM相比，由于ROM存儲單元簡單，因而集成度高，另外具有不易失性。6.3只讀存儲器(ROM，ReadOnlyMemory)2/28/202538ROM的存儲單元矩陣實(shí)質(zhì)上是一個(gè)或門的陣列。1.二極管或門電路一、只讀存儲器的存儲單元2.三極管或非門電路3.NMOS或非門電路

ROM存入數(shù)據(jù)就是將作為存儲單元的開關(guān)元件設(shè)置成接通狀態(tài)或斷開狀態(tài)。2/28/2025396.3只讀存儲器(ROM)（2）一次性可編程ROM（PROM）。出廠時(shí)，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。二．ROM的分類按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：（1）固定ROM。廠家把數(shù)據(jù)寫入存儲器中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程ROM（EPROM）。采用浮柵技術(shù)生產(chǎn)的可編程存儲器。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。（5）快閃存儲器（FlashMemory）。也是采用浮柵型MOS管，存儲器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除/寫入上萬次。（4）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲單元的是隧道MOS管，是用電擦除，并且擦除的速度要快得多（一般為毫秒數(shù)量級）。E2PROM的電擦除過程就是改寫過程，具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫（可重復(fù)擦寫1萬次以上）。2/28/202540掩膜ROM可編程ROM（PROM）只讀存儲器（ROM）的發(fā)展EPROMEPROM：光擦除可編程ROMEEPROM（E2PROM）E2PROM：電擦除可編程ROM6.3只讀存儲器(ROM)FlashMemory快閃存儲器2/28/202541A0A16.3.1固定ROM

真值表2/28/202542存儲矩陣可由三極管或場效應(yīng)管組成，見圖6.3.2和6.3.3

存儲矩陣的簡化表示--碼點(diǎn)表示。2/28/202543【解】

（1）寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)）：按A、B、C、D順序排列變量，將Y1、Y2、Y4擴(kuò)展成為四變量邏輯函數(shù)。ROM實(shí)現(xiàn)任意組合邏輯函數(shù)例試用ROM實(shí)現(xiàn)下列函數(shù)：2/28/202544（2）選用16×4位ROM，畫存儲矩陣連線圖：注：大多數(shù)邏輯函數(shù)并不需要使用全部最小項(xiàng)，因而造成資源浪費(fèi)。并且結(jié)構(gòu)固定，功能不能修改。

2/28/202545

ROM位擴(kuò)展256×8ROM需256×1ROM的芯片數(shù)為1.ROM位擴(kuò)展ROM容量的擴(kuò)展2/28/202546現(xiàn)有型號2764的EPROM，輸出多為8位。下圖是將兩片2764擴(kuò)展成8k×16位EPROM的連線圖。1.ROM位擴(kuò)展ROM容量的擴(kuò)展2/28/202547

ROM字?jǐn)U展2.ROM字?jǐn)U展（地址碼擴(kuò)展）ROM容量的擴(kuò)展2/28/202548用8片2764擴(kuò)展成64k×8位的EPROM：（2）字?jǐn)U展（地址碼擴(kuò)展）2/28/202549第六章作業(yè)

6.96.156.162/28/202550

6.9畫出16字×1位RAM的雙地址結(jié)構(gòu)圖。

4×4

存儲矩陣行地址譯碼器列地址譯碼器I/OR/WA0A1A2A32/28/2025516.15用ROM實(shí)現(xiàn)下列邏輯函數(shù)：W0W1W2W3W4W5W6W7L1

L2地址譯碼器ABC2/28/2025526.16回答下列問題：1.基本單元數(shù)32768，4096字RAM(1)數(shù)據(jù)線數(shù)：K=32768/4096=8（位）

(2)地址線數(shù)：

n=log24096=ln4096/ln2=122.基本單元數(shù)16384，4096字RAM(1)地址線數(shù)：n=log24096=ln4096/ln2=12(2)數(shù)據(jù)線數(shù)：K=16384/4096=4（位）3.256×4RAM(1)有基本存儲單元:256×4=1024(2)每次訪問的基本存儲單元數(shù):4(3)地址線數(shù)：n=log2256=ln256/ln2=82/28/202553PROM(只能改寫一次)存儲單元由三極管和熔絲組成(見圖6.3.5)。出廠時(shí)所有單元的熔絲都是通的,存儲內(nèi)容為全“1”或者全“0”。

使用前,用戶根據(jù)自己的程序進(jìn)行一次編程處理。6.3.2可編程ROM（PROM）2/28/2025541&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1特點(diǎn)：與陣列固定、或陣列可編程與陣列或陣列與陣列最小項(xiàng)或陣列最小項(xiàng)的和項(xiàng)一、可編程只讀存儲器PROM2/28/202555例1：用PROM實(shí)現(xiàn)以下邏輯函數(shù)：解：1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1ABCABCABCABC注：大多數(shù)邏輯函數(shù)并不需要使用全部最小項(xiàng)，因而造成資源浪費(fèi)。

一、可編程只讀存儲器PROM2/28/202556（1）由此可寫出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式為：（2）把A1A0和B1B0作為PROM的輸入信號，F(xiàn)1、F2和F3為或陣列的輸出.NOA1

A0

B1

B0F1F2

F30123456789101112131415

0000000100100011010001010110011110001001101010111100110111101111

010001001001100010001001100100010001100100100010F1＝

m（4,8,9,12,13,14）F2＝

m（0,5,10,15）F3＝

m（1,2,3,6,7,11）一、可編程只讀存儲器PROM例2：用PROM實(shí)現(xiàn)比較器。F0:大于；F1:等于；F2:小于2/28/202557（3）選用PROM的容量16×3位可滿足要求?？梢姡訮ROM實(shí)現(xiàn)簡單的組合邏輯電路函數(shù)是很方便的。一般PROM輸入地址線較多，容量也較大；又因?yàn)镻ROM的與陣列固定，必須進(jìn)行全譯碼，產(chǎn)生全部的最小項(xiàng)，使得PROM芯片的利用率不高，功耗增加。012345678910111213141516下圖是用PROM實(shí)現(xiàn)比較器的陣列圖。F1＝

m（4,8,9,12,13,14）F2＝

m（0,5,10,15）F3＝

m（1,2,3,6,7,11）2/28/202558

二.可改寫ROM(EPROM)（可多次改寫，紫外線擦除）

存儲單元為迭層?xùn)臡OS管,它有兩個(gè)柵極.

若要擦去所寫入的信號,可用EPROM擦洗器產(chǎn)生的強(qiáng)紫外線,對EPROM照射20分鐘,可使全部存儲單元恢復(fù)“1”,以便于重新寫入。

常用的EPROM2716（2K8位）、2732（4K8位）、2764（8K8位）等都采用迭層?xùn)臡OS管存儲單元結(jié)構(gòu)。2/28/202559

6.4可編程邏輯器件

可編程邏輯器件（PLD）是80年代發(fā)展起來的新型器件，由用戶編程以完成某種邏輯功能。

（1）器件性能高。集成度高、速度快、功耗低。一片PLD可代替4～20片中小規(guī)模集成芯片。利用PLD的“與-或”兩級結(jié)構(gòu)來實(shí)現(xiàn)任何邏輯功能,比用SSI/MSI器件所需邏輯級數(shù)少,不僅簡化了系統(tǒng)設(shè)計(jì),而且減少了級延遲時(shí)間,提高了系統(tǒng)速度。（2）縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)。（3）可靠性較高。系統(tǒng)的可靠性隨器件的增加而降低（4）成本較低。一、可編程邏輯器件的優(yōu)點(diǎn)2/28/2025602716、2816：2k×8ROM芯片介紹2/28/202561EPROM2716(a)基本結(jié)構(gòu)

(b)外引線排列圖

2/28/202562任何組合函數(shù)都可表示為與—或表達(dá)式：用兩級與—或電路實(shí)現(xiàn)二、可編程邏輯器件的基本結(jié)構(gòu)

由“與門陣列”和“或門陣列”加上輸入輸出電路構(gòu)成

與門陣列或門陣列反饋輸入信號互補(bǔ)輸入

乘積項(xiàng)和項(xiàng)輸入電路輸入信號輸出電路輸出函數(shù)

6.4可編程邏輯器件2/28/202563ABCDF2=B+C+DABCD三、PLD的邏輯符號表示方法1.與門和或門的表示方法固定連接編程連接F1=A?B?C×××ABF≥1CDABF＆CDF1＆F2≥16.4可編程邏輯器件2/28/202564邏輯“與”可編程連接：A，D固定連接：B未連接：C乘積項(xiàng)輸出：P=ABD邏輯“或”：可編程連接：P3，P4固定連接：P1未連接：P2和項(xiàng)輸出：Y=P1+P3+P4三、PLD的邏輯符號表示方法邏輯“與”輸入全為可編程連接：P=AABB=06.4可編程邏輯器件與門或門習(xí)慣表達(dá)2/28/202565互補(bǔ)輸入（出）緩沖器三態(tài)輸出緩沖器PLD電路中門電路的慣用畫法基本的PLD結(jié)構(gòu)圖2/28/2025664種常見的PLD輸出電路結(jié)構(gòu)Y&≥1&&&（1）專用輸出基本門陣列結(jié)構(gòu)或門高電平有效器件（H型）或非門低電平有效器件（L型）互補(bǔ)器件互補(bǔ)輸出器件（C型）2/28/202567I/O&≥1EN1&&&輸出端為一個(gè)可編程控制的三態(tài)緩沖器（2）帶反饋的可編程I／O結(jié)構(gòu)

當(dāng)EN為0時(shí)，三態(tài)緩沖器輸出為高阻態(tài)，對應(yīng)的I／O引腳作為輸入使用；

當(dāng)EN為1時(shí)，三態(tài)緩沖器處于工作狀態(tài)，對應(yīng)的I／O引腳作為輸出使用。輸出端經(jīng)過一個(gè)互補(bǔ)輸出的緩沖器反饋到與邏輯陣列上。4種常見的PLD輸出電路結(jié)構(gòu)2/28/202568（3）帶異或門的輸入輸出結(jié)構(gòu)&≥1I/OEN=1&&&m2m3m7F(A,B,C)=1F(A,B,C)4種常見的PLD輸出電路結(jié)構(gòu)2/28/202569&≥11YENCLKOEC11D&&&（4）寄存器型輸出結(jié)構(gòu)適合于實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器等時(shí)序邏輯電路4種常見的PLD輸出電路結(jié)構(gòu)2/28/202570PLD簡單SPLDPROM（可編程只讀存儲器，70年代）PLA（可編程邏輯陣列，70年代中）PAL（可編程陣列邏輯，70年代末）GAL（通用陣列邏輯，80年代中）復(fù)雜CPLDCPLD（復(fù)雜可編程邏輯器件）FPGA（現(xiàn)場可編程門陣列）四、可編程邏輯器件的分類6.4可編程邏輯器件2/28/202571分類與陣列或陣列輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)PROM、PAL、GAL：只有一種陣列可編程，稱“半場可編程”邏輯器件；PLA：與、或陣列均可編程，故稱“全場可編程”邏輯器件。四、可編程邏輯器件的分類6.4可編程邏輯器件2/28/202572與(可編)或(固定)A1B1C1≥1≥1≥1Y2Y1Y0×××&××××××&×××××××××&&××××××××××××&&××××××(c)

(a)PROM的陣列結(jié)構(gòu)(b)PLA的陣列結(jié)構(gòu)(c)PAL、GAL的陣列結(jié)構(gòu)A1&B1C1&&&&&&&≥1××××××××≥1××××××××≥1××××××××Y2Y1Y0與(固定)或(可編)(a)與(可編)或(可編)××××××××××××××××××A1B1C1&&&&&&≥1××××××≥1××××××≥1××××××Y2Y1Y0××××××××××××××××××(b)2/28/2025736.4.1可編程邏輯陣列PLA（ProgrammableLogicArray）

1&≥1Y0Y1Y2ABC11&&&&≥1≥1特點(diǎn)：與陣列、或陣列均可編程“與”陣列是部分譯碼方式，僅產(chǎn)生函數(shù)所需要的乘積項(xiàng);輸出端產(chǎn)生的邏輯函數(shù)是簡化的“與或”表達(dá)式。PLA的規(guī)格：3×5×3輸入變量數(shù)×與項(xiàng)數(shù)×輸出端數(shù)2/28/2025746.4.1可編程邏輯陣列PLA例：

用PLA實(shí)現(xiàn)函數(shù)解：先將函數(shù)化為最簡與或式，后畫PLA陣列圖。上式中各個(gè)函數(shù)都是最簡與或式，由此可畫出PLA的陣列圖如下頁。2/28/202575&B1C1D1&&&&&&&&&&&&&≥1≥1Y1Y2≥1Y3≥1Y4A1與陣列（可編程）或陣列（可編程）PLA的優(yōu)點(diǎn)：設(shè)計(jì)靈活，“與”陣列和“或”陣列均可編程。PLA的缺點(diǎn)：資源浪費(fèi)大，大量的“或”陣列編程單元未用。2/28/202576用PLA實(shí)現(xiàn)邏輯函數(shù)：用ROM實(shí)現(xiàn)邏輯函數(shù)是基于該邏輯函數(shù)的最小項(xiàng)表達(dá)式F=∑mi，而用PLA實(shí)現(xiàn)邏輯函數(shù)是基于該邏輯函數(shù)的最簡與或表達(dá)式F=∑Pi，所以用PLA來實(shí)現(xiàn)邏輯函數(shù)比用ROM實(shí)現(xiàn)邏輯函數(shù)更簡單、靈活。2/28/202577例：下圖為用ROM構(gòu)成的邏輯函數(shù)的與或陣列圖。試設(shè)計(jì)出與其對應(yīng)的邏輯函數(shù)的PLA與或陣列圖。2/28/202578解：根據(jù)題中給出的ROM與或陣列圖，可列出其真值表。2/28/2025792/28/202580PLA與或陣列圖2/28/202581

6.4.2PAL(ProgrammableArrayLogic)

PAL是在ROM和PLA基礎(chǔ)上發(fā)展起來的,它采用“陣列邏輯”技術(shù);它包含一個(gè)可編程的與陣列和一個(gè)固定的或陣列,采用“可熔連接”;

PAL器件的結(jié)構(gòu)已由制造廠固定，可以分為下列五種類型。2/28/202582

1.專用輸出結(jié)構(gòu)

輸出加反相器2異步I/O輸出結(jié)構(gòu)三態(tài)門輸出有反饋2/28/202583

3.

4.

5.2/28/202584PAL16R8:

64

32個(gè)熔絲點(diǎn)寄存器輸出結(jié)構(gòu)(8個(gè))2/28/202585例：用PAL設(shè)計(jì)一個(gè)數(shù)值判別電路。要求4位二進(jìn)制數(shù)DCBA根據(jù)值的大小分別屬于0~5、6~10、11~15三個(gè)區(qū)間之內(nèi)。解：真值表為：2/28/202586用PAL14H4實(shí)現(xiàn)PAL的優(yōu)點(diǎn)：資源利用率高于PLA。PAL的缺點(diǎn)：輸出的可編程性差，導(dǎo)致品種較多。2/28/202587

6.4.3

GAL器件結(jié)構(gòu)及特點(diǎn)

(可編程的與陣列和固定的或陣列)

特點(diǎn)

1.具有電可擦除工藝,可重新配制邏輯,可重新組態(tài)各可編程單元。用戶可隨時(shí)修改設(shè)計(jì)方案,提供了靈活方便的設(shè)計(jì)手段。

2低功耗，存取速度快（15~25ns）。

3具有輸出邏輯宏單元（OLMC），保證了對各種類型的復(fù)雜邏輯設(shè)計(jì)的可變性和靈活性。

4具有高編程功能，1秒中內(nèi)可完成全部芯片的編程，芯片重新編程的次數(shù)大于100次。

5具有加密單元，可防止復(fù)制。

6具有電子標(biāo)簽可以作為識別標(biāo)志。

7數(shù)據(jù)保存可超過20年。2/28/202588

GAL結(jié)構(gòu)GAL16V8：20腳

2~9腳輸入端

8個(gè)輸出宏單元（12~19腳）

1腳為系統(tǒng)時(shí)鐘端

11腳為輸出三態(tài)控制端

10腳為公共地20腳為直流電源（+5V）

有32列

64行的“與”陣列，相當(dāng)于有2048個(gè)可編程單元。2/28/202589

輸出宏單元結(jié)構(gòu)包括“與”門、“或”門、“異或”門、D觸發(fā)器、2個(gè)2選1、2個(gè)4選1數(shù)據(jù)選擇器、輸出緩沖器等。

2/28/2025902/28/202591GAL的優(yōu)點(diǎn)和缺點(diǎn)優(yōu)點(diǎn)：

與陣列+輸出邏輯宏模單元（OLMC）（兩者均可編程）一個(gè)GAL品種可代替許多PAL品種。采用E2CMOS工藝制造。缺點(diǎn)：

OLMC的乘積項(xiàng)固定（8）

OLMC的寄存器不可預(yù)置 2/28/202592

陣列容量較小，不適合于實(shí)現(xiàn)規(guī)模較大的設(shè)計(jì)對象。

片內(nèi)觸發(fā)器資源不足，不能適用于規(guī)模較大的時(shí)序電路。

輸入、輸出控制不夠完善，限制了芯片硬件資源的利用率和它與外部電路連接的靈活性。

編程下載必須將芯片插入專用設(shè)備，使得編程不夠方便，需要一種更加直接的、不必拔插待編程芯片就可下載的編程技術(shù)。簡單可編程邏輯器件SPLD存在的問題2/28/202593復(fù)雜可編程邏輯器件CPLD，complexPLDCPLD的結(jié)構(gòu)和工作原理2/28/202594復(fù)雜可編程邏輯器件邏輯單元結(jié)構(gòu)原理圖2/28/202595復(fù)雜可編程邏輯器件現(xiàn)場可編程門陣列FPGA結(jié)構(gòu)（FLEX10K）EABEABIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIOCIO