組合函數(shù)及相應電路課件

第五章算術函數(shù)及相應電路邏輯和計算機設計基礎Chapter52概述迭代式組合電路(Iterativecombinationalcircuits)二進制加法器半加器、全加器串行進位與超前進位加法器二進制減法二進制加減法器帶符號二進制數(shù)帶符號二進制數(shù)加減溢出*二進制乘法其它算術函數(shù)Chapter535.1迭代式組合電路算術函數(shù)對二進制向量進行操作在每一位上采用相同子函數(shù)處理函數(shù)功能塊可以采用設計子函數(shù)塊并重復使用方法來實現(xiàn)子函數(shù)塊稱為單元模塊（Cell）迭代陣列（Iterativearray

）－一組互聯(lián)的單元模塊一個迭代陣列可是一維的(1D)，也可以是多維的（MD）。Chapter541D迭代陣列框圖實例例:向量n=32輸入變量=? 66真值表=? 266函數(shù)中的變量?Input66variables

函數(shù)式中的項數(shù)巨大設計不切實際!采用迭代陣列可以利用其規(guī)范化優(yōu)點簡化電路設計，使設計切實可行Chapter55函數(shù)模塊:加法二進制加法使用非常頻繁加法器的發(fā)展:半加器Half-Adder(HA),二輸入變量函數(shù)模塊全加器Full-Adder(FA),三輸入變量函數(shù)模塊串行進位（行波進位）加法器（RippleCarryAdder），采用迭代陣列實現(xiàn)二進制加法超前進位（先行進位）加法器（Carry-Look-AheadAdder

，CLA),采用層次結構實現(xiàn)加法，以改善性能Chapter56功能模塊:半加器只有2輸入變量，一位二進制的無進位加法器，其功能如下:半加器可實現(xiàn)2個一位相加，同時產(chǎn)生2位和S表示和C表示進位半加器的真值表如右：

X

0

0

1

1

+Y

+0

+1

+0

+1

CS

00

01

01

10

X

Y

C

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0

Chapter57邏輯化簡S和C卡諾圖如右：這是個很簡單的卡諾圖這些函數(shù)表達式表明可以有多種實現(xiàn)電路。YX013211SYX01321C)YX()YX(SYXYXYXS++=?=+=)(CYXC)YX(==Chapter58半加器的5種實現(xiàn)函數(shù)根據(jù)前面的基本函數(shù)表達式可以導出下列一種等價函數(shù):(a),(b),和(e)用最小項，最大項及異或門實現(xiàn)和S(c)C被用于和S中，和S采用與或非門實現(xiàn)，(d)

被用于和S中，和S采用最大項實現(xiàn)YXC)(S)c(YXC)YX()YX(S)b(YXCYXYXS)a(YXC===++==+=+YXCYXS)e()YX(CC)YX(S)d(=?=+=+=CChapter59半加器實現(xiàn)電路最常用的半加器實現(xiàn):(e)只用與非門實現(xiàn)的電路:

YXCYXS=?=XYCSXYCS)(CC)YX(S)YX(=+=Chapter510全加器功能模塊全加器是包含低位進位的一位加法器。在半加器的基礎上再加一個低位進位位，其算法如下：如果進位位Z=0， 就與半加器功能相同當進位Z=1時，運算如右：Z0000X0011+Y+0+1+0+1CS00010110Z1111X0011+Y+0+1+0+1CS01101011Chapter511全加器邏輯優(yōu)化全加器真值表如右:全加器卡諾圖如下:XYZCS0000000101010010111010001101101101011111XYZ013245761111SXYZ013245761111CChapter512全加器函數(shù)式從卡諾圖可以得到全加器的布爾函數(shù)式如下:從式中可以看出函數(shù)S是一個三位異或函數(shù)(奇函數(shù)):進位C為1的條件：X，Y均為1或者X、Y中有1個為1且進位Z發(fā)生。C可重寫為：X·Y稱為進位產(chǎn)生函數(shù)（carrygenerate）.X+Y稱為進位傳遞函數(shù)（carrypropagate）.ZYZXYXCZYXZYXZYXZYXS++=+++=ZYXS??=Z)YX(YXC++=Chapter513全加器電路實現(xiàn)全加器電路右邊電路采用Ai,Bi,Ci

和Ci+1,

分別對應X,Y,Z,和C

Gi

為產(chǎn)生函數(shù)

Pi

為傳遞函數(shù)注意：Si

實際上是3變量奇函數(shù)構成

進位函數(shù)Ci+1可以表示為：

Ci+1

=

Gi+Pi

·

CiAiBiCiCi+1GiPiSiChapter514多位二進制加法器可以將多位邏輯信號集合成向量，用向量操作函數(shù)模塊來實現(xiàn)多位加法器例:4-bit串行進位加法器：

輸入向量A(3:0)和B(3:0)相加

得到和向量S(3:0)注意:單元i的進位輸出是 Ci+1描述

下標

3210

變量

進位輸入

0110

Ci

被加數(shù)

1011

Ai

加數(shù)

0011

Bi

和

1110

Si

進位輸出

0011

Ci+1

Chapter5154-bit串行進位加法器四個全加器的進位位首尾相連構成串行進位加法器:Chapter516進位傳遞與延遲在串行進位加法器，其進位從最低有效位（leastsignificantbit）傳到其最高有效位（mostsignificantbit）需要很長的的時間。下圖是4-bit串行加法器進位位在門級傳遞過程：從A0

或B0

穿過電路到達S3是一條很長的傳遞路徑。A3B3S3B2S2B1S1S0B0A2A1A0C4C3C2C1C0Chapter517超前進位對于給定的i位全加器,當Ai=Bi=“1”時,無論

是否有進位輸入，即Ci

是否為“1”，都有進位產(chǎn)生，也即Ci+1=1如果半加和是“1”，并且有

進位輸入，則此進位被傳遞

至輸出，即：也有進位輸出，即Ci+1=1這兩種產(chǎn)生進位輸出的條件稱為：

generate,

記作Gi

propagate,記作PiAiBiCiCi+1GiPiSiChapter518超前進位（續(xù)）在串行進位加法器中:Gi,Pi,和Si

均是本位全加器自己產(chǎn)生的Ci+1

也是本位全加器產(chǎn)生的，但是依賴于Ci在超前進位加法器中，為了減少進位鏈的長度，進位輸出Ci+1跨越多個單元電路，由輸入信號直接產(chǎn)生用Pi

和Gi定義全加器的方程如下:iiiiiiBAGBAP=

=iii1iiiiCPGCCPS+=

=+Chapter519超前進位輸出函數(shù)導出Ci+1

可以從單元電路分離出來，直接得到進位輸出，一般只有兩級門延遲從C0開始可以類推出Ci+1，下面以C4為例：C1=G0+P0C0

C4=G3+P3C3

=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0

C2=G1+P1C1=G1+P1(G0+P0C0)=G1+P1G0+P1P0C0C3=G2+P2C2=G2+P2(G1+P1G0+P1P0C0)=G2+P2G1+P2P1G0+P2P1P0C0Chapter520超前進位函數(shù)模塊Chapter521組超前進位邏輯為了設計通用超前進位函數(shù)模塊，改變C4的函數(shù)形式，便于擴展更多位超前進位加法器C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0定義兩個組進位函數(shù)：組產(chǎn)生函數(shù)（groupgenerate，G0-3)組傳遞函數(shù)（grouppropagate，

P0-3)改寫C4:這樣，可以利用4位超前進位加法器擴展到16位高速加法器0123300012312323330PPPPPGPPPPGPPGPGG=+++=~~030304CPGC~~+=Chapter522組超前進位邏輯（續(xù)）C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0=G0~3+P0~3C0C8=G7+P7G6+P7P6G5+P7P6P5G4+P7P6P5P4C4=G4~7+P4~7C4C12=G11+P11G10+P11P10G9+P11P10P9G8+P11P10P9P8C8=G8~11+P8~11C8C16=G15+P15G14+P15P14G13+P15P14P13G12+P15P14P13P12C12=G12~15+P12~15C12Chapter523超前進位加法器擴展實例說明:16-bitCLA延遲:NOT=1XOR=IsolatedAND=3AND-OR=2最大延遲:串行進位=3+15×2+3=36CLA=3+2×3+3=12CLACLACLACLACLA33222Chapter5245.2二進制減法無符號減法二進制加減法器帶符號二進制數(shù)帶符號二進制數(shù)加減溢出Chapter525無符號減法算法:被減數(shù)M，減數(shù)N如果沒有借位發(fā)生,那么M3N,且結果是非負數(shù)為正確如果發(fā)生借位，那么N>M，且結果是要修正2n

-

（M-N+2n）=N-M，并修正符號為“-”才是正確的例:

01

10010100

-

0111

-

0111

00101101

10000

-

1101

(-)

0011Chapter526無符號加減法如何實現(xiàn)？根據(jù)前面的運算規(guī)則，最多需要做兩次減法并修正符號。無符號加減器結構如下：相當復雜!改進:共享子模塊，

簡化運算過程引入補碼實現(xiàn)Chapter527帶符號二進制數(shù)真值與機器數(shù)真值：直接用“+”和“–”表示符號的二進制數(shù)，真值不能在計算機中使用。機器數(shù)：將符號用0和1數(shù)值化了的二進制數(shù),稱為機器數(shù)，即可在計算機中使用的數(shù)。也稱機器代碼。Chapter528機器碼的符號位放在數(shù)的最高位。例：

+1011

0101111011-1011

符號

數(shù)值符號

數(shù)值二進制數(shù)機器數(shù)帶符號二進制數(shù)Chapter529又稱符號+數(shù)值表示法,機器數(shù)中正數(shù)的符號位為0,負數(shù)的符號位為1,其余各位表示數(shù)值部分。（1）小數(shù)原碼的定義：例如：X1=+0.1101(X1)原=0.1101X2=-0.1101(X2)原=1.11011、原碼(trueform)Chapter530（3）真值0有兩種原碼表示形式,即

[+0]原=00…0 [–0]原=10…0例：(N)2=+10111.101(N)原=010111.101(N)2=–11001.011(N)原=111001.011（2）整數(shù)原碼的定義

例：正數(shù)N1=+10011[N1]原=

010011

負數(shù)N2=–01010[N2]原=101010

Chapter531對于正數(shù)，其反碼表示與原碼表示相同，對于負數(shù)，符號位為1，其余各位是將原碼數(shù)值按位求反。（1）整數(shù)反碼定義：例：N1=+10011 [N1]反=010011

N2=–01010[N2]反=1000000-1+(-01010)=111111-01010=1101012、反碼(1’scomplememt)Chapter532（2）小數(shù)反碼定義：例：N1=+0.10011[N1]反=0.10011

N2=–0.1010[N2]反=1.1111+(-0.1010)=1.1111-0.1010=1.0101（3）0的反碼：[+0]反=00…0 [–0]反=11…1Chapter533

N1=+1100.11 [N1]反=01100.11

N2=–101.101[N2]反=1010.010例：求(30.25)10的反碼解：(30.25)10=+(11100.01)2[30.25]反=011100.01例：求

-120.625的反碼解：(-120.625)10=-(1111000.101)2[-120.625]反=10000111.010反碼舉例及求解：Chapter534對于正數(shù)，其補碼表示與原碼表示相同，對于負數(shù)，符號位為1，其余各位是將數(shù)值求反再加“1”。（1）整數(shù)補碼定義：例：

N1=+10011 [N1]補=010011

N2=–01010 [N2]補=26-01010=110110

=

110101+1=[N2]反+13、補碼two’scomplememtChapter535（2）小數(shù)補碼定義：例：

N1=+0.10011 [N1]補=0.10011

N2=–0.1010 [N2]補=2-0.1010=1.0110

=[N2]反+“1”Chapter536（3）零的補碼0只有一種補碼表示形式，即：

[+0]補=[+0]原=00

[-0]補=[-0]反+1=11…1+1

=100…0=00丟棄Chapter537（4）既有整數(shù)又有小數(shù)的補碼轉(zhuǎn)換：整數(shù)和小數(shù)分別求補碼，然后組合起來補碼舉例及求解：例：求

-120.625的補碼解：(-120.625)10=-(1111000.101)2[-120.625]補=10001000.011

N1=+1100.11 N2=–101.101[N1]反=01100.11 [N2]反=1011.011Chapter538（1）原碼運算符號位單獨處理,不參與運算，由運算結果決定。設A、B表示絕對值同號數(shù)相加或異號數(shù)相減，運算規(guī)則為絕對值相加，取被加(減)數(shù)的符號(不變）。

(+A)-(+B)=(+A)+(-B)

(-A)-(-B)=(-A)+(+B)

(+A)+(+B)=(+A)-(-B)

(-A)+(-B)=(-A)-(+B)同號數(shù)相減或異號數(shù)相加。運算規(guī)則為絕對值相減，取絕大值較大者的符號。4、機器數(shù)的加、減運算Chapter539解：[N1]原＝10011，[N2]原＝01011

求[N1+N2]原，絕對值相減，有

1011－)00111000結果取N2的符號，即：[N1+N2]原＝01000真值為：

N1+N2＝+1000例：N1=-0011，N2=1011；求[N1+N2]原

和[N1-N2]原。Chapter540求[N1－N2]原，絕對值相加，有

0011＋)10111110結果取N1的符號，即：[N1－N2]原=11110真值為：

N1－N2=-1110Chapter541符號位參與加減運算[N1+N2]反＝[N1]反+[N2]反[N1-N2]反＝[N1]反+[-N2]反當符號位運算有進位時，應在結果的最低位再加“1”。符號位為結果符號；當兩數(shù)符號位相同，如果結果的符號位與數(shù)符不同，則為溢出（2）反碼加、減運算（結果為反碼）Chapter542例：

N1=-0011，N2=1011求[N1+N2]反和

[N1-N2]反。解：

[N1]反＝1

1100， [N2]反＝0

1011,

[-N2]反＝1

0100[N1+N2]反=1

1100+

0

1011=01000

11100＋)010111

00111＋)101000真值為：

N1+N2=1000Chapter543[N1－N2]反＝11100+10100

11100＋)101001

10000＋)110001真值為：

N1-N2=-1110Chapter544[N1+N2]補＝[N1]補+[N2]補[N1－N2]補＝[N1]補+[－N2]補補碼