基于VHDL的FIR濾波器設(shè)計(jì)畢業(yè)設(shè)計(jì)

第第頁(yè)第1章引言1.1研究背景及課題意義1.1.1數(shù)字濾波器數(shù)字濾波器是數(shù)字信號(hào)處理的重要基礎(chǔ)，其含義是指通過(guò)某種數(shù)值運(yùn)算，達(dá)到改變輸入信號(hào)中所含頻率分量的相對(duì)比例，或?yàn)V除某些頻率分量的目的。它與模擬濾波器的使用方式差不多，但其實(shí)現(xiàn)的方式不相同。數(shù)字濾波器是通過(guò)采用數(shù)值運(yùn)算的方法達(dá)到濾波效果的，而其計(jì)算方法主要是通過(guò)計(jì)算機(jī)編寫軟件程序來(lái)完成，或者使用專用的DSP芯片來(lái)達(dá)到目的，也可以使用VHDL等硬件描述語(yǔ)言來(lái)進(jìn)行設(shè)計(jì)。數(shù)字濾波器按單位脈沖響應(yīng)長(zhǎng)度來(lái)分，可分為無(wú)限長(zhǎng)單位脈沖響應(yīng)濾波器，即IIR和有限長(zhǎng)單位脈沖濾波器即FIR；按響應(yīng)來(lái)分，可分為低通，高通，帶通、帶阻濾波器等，數(shù)字濾波器因其特有的、嚴(yán)格的線性相位、高穩(wěn)定性和高精度、可用快速付里葉變換和其它快速算法來(lái)實(shí)現(xiàn)，另外其設(shè)計(jì)的靈活性和適應(yīng)性強(qiáng)等特點(diǎn)，因而被廣泛的使用。從數(shù)學(xué)系統(tǒng)模型上來(lái)看，數(shù)字濾波器是一種離散的時(shí)間系統(tǒng)（按預(yù)定的算法，將輸入離散時(shí)間信號(hào)轉(zhuǎn)換為所要求的輸出離散時(shí)間信號(hào)的特定功能裝置）。當(dāng)使用數(shù)字濾波器處理模擬信號(hào)時(shí)，首先要將輸入模擬信號(hào)進(jìn)行限帶、抽樣和AD轉(zhuǎn)換。數(shù)字濾波器輸入信號(hào)按照抽樣定理，其抽樣率應(yīng)大于被處理信號(hào)帶寬的兩倍，而其頻率響應(yīng)具有以抽樣頻率為間隔的周期重復(fù)特性。為得到模擬信號(hào)，數(shù)字濾波器處理的輸出數(shù)字信號(hào)須經(jīng)過(guò)DA轉(zhuǎn)換、平滑。數(shù)字濾波器的特點(diǎn)有：具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點(diǎn)。其應(yīng)用也非常廣泛，其典型的應(yīng)用有語(yǔ)言信號(hào)處理、圖像信號(hào)處理、醫(yī)學(xué)生物信號(hào)處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等。1.1.2FIR濾波器FIR(FiniteImpulseResponse)濾波器又稱為有限長(zhǎng)單位沖激響應(yīng)濾波器，是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位抽樣響應(yīng)是有限長(zhǎng)的，因而濾波器是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。其主要的用途在于，可以用來(lái)實(shí)現(xiàn)信號(hào)預(yù)處理、防混疊、帶選、抽選插補(bǔ)、濾波和視頻卷積等功能。1.1.3FIR濾波器的現(xiàn)狀傳統(tǒng)的FIR數(shù)字濾波器多采用像TMS320CXX系列的專用DSP芯片，根據(jù)輸入采樣的移位相乘累加編寫軟件，利用軟硬件的相互結(jié)合完成濾波器的設(shè)計(jì)。但由于DSP芯片結(jié)構(gòu)的局限，使數(shù)據(jù)的處理速度和吞吐量都不很想想。而由于FPGA芯片有著規(guī)整的內(nèi)部邏輯塊整列和豐富的連線資源，特別適合用于細(xì)膩度和高并行度結(jié)構(gòu)的FIR濾波器的實(shí)現(xiàn)，相對(duì)于串行運(yùn)算主導(dǎo)的通用性DSP芯片來(lái)說(shuō)，并行性和可擴(kuò)展性都更好。由于在性能、成本、靈活性和功耗等方面的優(yōu)勢(shì)，基于FPGA的數(shù)字信號(hào)處理已經(jīng)廣泛應(yīng)用于圖像、視頻和無(wú)線通信領(lǐng)域。1.2國(guó)內(nèi)外研究現(xiàn)狀及研究成果1.2.1FIR濾波器國(guó)內(nèi)外的研究現(xiàn)狀在國(guó)外：數(shù)字FIR濾波器最早出現(xiàn)于軍方的保密通信運(yùn)用中，由于FIR濾波器具有：在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位抽樣響應(yīng)是有限長(zhǎng)的這一特性，所以當(dāng)這一特性被科研人員發(fā)現(xiàn)后，立即被廣泛的應(yīng)用了。剛開(kāi)始的FIR濾波器是由模擬器件構(gòu)成的，在這種情況下，雖然FIR濾波器具有穩(wěn)定性，但是由于模擬器件的物理特性，如溫度漂移、電路結(jié)構(gòu)等，造成了FIR濾波器使用的不穩(wěn)定和不方便。這種使用不方便和不穩(wěn)定的FIR濾波器直到第一款DSP數(shù)字處理芯片的問(wèn)世而被很好的改善了，1979年美國(guó)Intel公司發(fā)布的商用可編程器件2920是DSP芯片的一個(gè)重要里程碑。在1982年，美國(guó)德州儀器公司成功推出高性能的具有乘法器的TM320CXX系列商用DSP芯片，從這一系列的芯片發(fā)布后，F(xiàn)IR濾波器進(jìn)入了數(shù)字時(shí)代，其特性也被很好的體現(xiàn)了出來(lái)。而TM320系列DSP芯片也一直在數(shù)字濾波器市場(chǎng)上占領(lǐng)了相當(dāng)長(zhǎng)的一段時(shí)間。在當(dāng)時(shí)，由于相應(yīng)的數(shù)學(xué)工具不完善，F(xiàn)IR濾波器的相關(guān)參數(shù)只能通過(guò)人工手動(dòng)編輯算法，通過(guò)計(jì)算機(jī)計(jì)算得出相應(yīng)的數(shù)據(jù)，使FIR濾波器的靈活性受到限制。這一性能的完美改善得益于一款數(shù)學(xué)工具軟件MATLAB的問(wèn)世。當(dāng)TM320系列DSP芯片使用一段時(shí)間后，同時(shí)隨著通信數(shù)據(jù)的不斷增加，人們對(duì)通信要求的不斷提高，此時(shí)的TM320系列DSP芯片由于其內(nèi)部結(jié)構(gòu)的限制，已經(jīng)不能很好的滿足此時(shí)的需求，此時(shí)人們面對(duì)兩種選擇：一、選擇更高性能的DSP芯片，但是成本會(huì)增加很多，二、選擇相同成本但其內(nèi)部結(jié)構(gòu)更合理，但是相應(yīng)算法會(huì)更難一些，能進(jìn)行并行數(shù)據(jù)處理的FPGA芯片。在面對(duì)這樣的兩種選擇下，人們選擇了第二種方式。從此，F(xiàn)PGA芯片也進(jìn)入了FIR濾波器的世界里，而且更受人們的青睞。在國(guó)內(nèi)：FIR濾波器的應(yīng)用也是其于以上的兩款芯片進(jìn)行開(kāi)發(fā)的，而且兩種類型的芯片發(fā)展也差不多是同時(shí)進(jìn)行的。1.2.2FIR濾波器目前的研究成果目前的FIR濾波器主要的研究成果為擁有成熟的ASIC芯片供廣大用戶使用，如DSP芯片的TM320CXX系列，而其于FPGA平臺(tái)的FIR濾波器發(fā)展要慢一些，這是由于使用FGPA開(kāi)發(fā)的人員要相對(duì)少些，而且技術(shù)力量相對(duì)不足。1.3本論文實(shí)現(xiàn)的基本要求本次畢業(yè)論文在分析了當(dāng)前的FIR濾波器發(fā)展現(xiàn)狀后，將結(jié)合畢業(yè)設(shè)計(jì)任務(wù)要求，指導(dǎo)老師的指導(dǎo)實(shí)現(xiàn)并完成，其具體要求為如下所述：采用FPGA設(shè)計(jì)FIR數(shù)字濾波器。使用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)FIR數(shù)字濾波器的功能，設(shè)計(jì)一個(gè)11階8位FIR數(shù)字濾波器。其實(shí)現(xiàn)的具體步驟又可以分為以下幾步：1、使用MATLAB數(shù)學(xué)工具軟件做出FIR濾波器的電腦仿真；2、使用MATLAB數(shù)學(xué)工具軟件導(dǎo)出FIR濾波器的相關(guān)參數(shù)；3、使用QII軟件編寫FIR濾波器的控制和調(diào)用程序，在電腦上仿真；4、將導(dǎo)出的FIR濾波器相關(guān)參數(shù)加載到使用QII軟件編寫的相應(yīng)程序中，并做出仿真。最終完成任務(wù)要求。第2章FIR濾波器的硬件方案一個(gè)具有良好功能的數(shù)字應(yīng)用系統(tǒng)都是由穩(wěn)定的硬件部分和良好的軟件部分組成，使用良好、功能穩(wěn)定的FIR濾波器也由這兩部分組成，其硬件方案如下所述。2.1FIR濾波器的硬件方案2.1.1概述實(shí)現(xiàn)FIR數(shù)字濾波器的硬件方案有多種，如可以使用專用的FIR數(shù)字濾波器芯片，或者使用基于32位高速運(yùn)算的DSP芯片實(shí)現(xiàn)硬件功能，又或者使用基于現(xiàn)場(chǎng)門陣列的FPGA可編程邏輯芯片來(lái)實(shí)現(xiàn)硬件功能等等。2.1.2硬件方案比較在眾多的硬件實(shí)現(xiàn)方案中，使用專用的FIR數(shù)字濾波器芯片優(yōu)勢(shì)在于成功比較低，但靈活性差，比如要實(shí)現(xiàn)8階濾波是使用一種芯片，但如果要提升濾波器的性能，使其變成11階或者更高階的濾波器，則要使用另外的專用芯片；使用32位高速運(yùn)算DSP芯片雖然能夠滿足部分靈活性的要求，但是不足之處在于DSP芯片運(yùn)算時(shí)，是單步指令進(jìn)行運(yùn)算的，當(dāng)運(yùn)算的數(shù)據(jù)量很大時(shí)，完整完成一次運(yùn)算需要使用的時(shí)間相對(duì)較多，同時(shí)價(jià)格也相對(duì)較高；使用現(xiàn)場(chǎng)門陣列的FPGA可編程邏輯芯片其優(yōu)勢(shì)在于即能達(dá)到DSP芯片的靈活性，同時(shí)又因?yàn)槠浣Y(jié)構(gòu)特性能實(shí)現(xiàn)數(shù)據(jù)的并行處理及運(yùn)算，從而又比DSP芯片使用的時(shí)間更少，另外由于其價(jià)格又相對(duì)DSP芯片又低，因此使用FPGA芯片來(lái)實(shí)現(xiàn)FIR數(shù)字濾器是非常有競(jìng)爭(zhēng)優(yōu)勢(shì)的。因?yàn)閿?shù)字濾波器的應(yīng)用場(chǎng)合大部分都要求實(shí)時(shí)處理，有時(shí)還要進(jìn)行復(fù)雜運(yùn)算，基于傳統(tǒng)的DAP器件的數(shù)字濾波器實(shí)現(xiàn)方法，在速度上有很多地方不很如人愿。特別是在FIR濾波器的應(yīng)用中，用數(shù)字信號(hào)處理器即DSP芯片實(shí)現(xiàn)的8階8位FIR濾波器的工作速度只局限在每秒5—6M左右，離要求的實(shí)時(shí)處理還有很大的差距；而使用專用的ASIC實(shí)現(xiàn)相同功能的FIR濾波器芯片也只能達(dá)到30M左右的工作速度，這還是不能滿足人們的需求；對(duì)于更高階的FIR濾波器，這些芯片更不能很好的滿足實(shí)時(shí)性的要求。在同類相比的情況下，在運(yùn)算速度上，F(xiàn)PGA表現(xiàn)出其特有的優(yōu)勢(shì)。有相關(guān)的研究人員曾測(cè)試證明使用FPGA來(lái)實(shí)現(xiàn)的32階8位FIR濾波器，其工作運(yùn)算速度可達(dá)到每秒100M以上。使用FPGA實(shí)現(xiàn)的FIR濾波器和使用DSP芯片實(shí)現(xiàn)相同功能的FIR濾波器的相關(guān)數(shù)據(jù)比較如下表2-1所示：表2-1FPGA和DSP芯片實(shí)現(xiàn)相同F(xiàn)IR濾波器的數(shù)據(jù)比較8位FIR濾波器的階數(shù)FPGA的處理速度（單位：MSPS）達(dá)到相同運(yùn)算速度的DSP芯片所要執(zhí)行的速度（單位：MIPS）8104832111021432161011616241032472321053360在上表中，F(xiàn)PGA處理數(shù)據(jù)的運(yùn)算單位MSP其含義是兆個(gè)采樣數(shù)每秒（MillionsamplesperSecond簡(jiǎn)稱MSPS）；DSP芯片工作時(shí)處理數(shù)據(jù)的運(yùn)算單位MIPS的含義是兆條指令每秒（MillionInstructionsPerSecond簡(jiǎn)稱MIPS）。通過(guò)該表可以看出：實(shí)現(xiàn)相同8階8位的FIR濾波器，F(xiàn)PGA芯片所使用的運(yùn)算只用104MSPS即可實(shí)現(xiàn)，而使用DSP芯片，則要達(dá)到832MIPS個(gè)指令運(yùn)算才能完成，而在現(xiàn)實(shí)生活中，能實(shí)現(xiàn)運(yùn)算速度達(dá)到100MIPS的DSP芯片還沒(méi)有研發(fā)出來(lái)，如果要實(shí)現(xiàn)運(yùn)算速度達(dá)到832MIPS這個(gè)數(shù)量級(jí)，則要么以成本為代價(jià)，使用至少10片的DSP芯片同時(shí)進(jìn)行計(jì)算，但使用這種方式，會(huì)造成算法的復(fù)雜性和計(jì)算結(jié)果的不確定性，因?yàn)樘幚硇酒嗔酥笠乐箶?shù)據(jù)計(jì)算的各種沖突；要么以時(shí)間為代價(jià)，使用一塊DSP芯片進(jìn)行相對(duì)較長(zhǎng)時(shí)間的運(yùn)算，直到達(dá)到所要的結(jié)果為止。從這個(gè)表可以知道，使用FPGA實(shí)現(xiàn)FIR濾波器在運(yùn)算速度上，與DSP芯片相比，據(jù)有很大的優(yōu)勢(shì)。另外FPGA芯片在進(jìn)行濾波時(shí)，其相伴線性、穩(wěn)定性和精度等方面的綜合性能是很高的，對(duì)于這方面，也有相關(guān)專業(yè)人員對(duì)其進(jìn)行了對(duì)比測(cè)試（測(cè)試時(shí)是以實(shí)現(xiàn)相同功能的16階8位FIR數(shù)字濾波器），其綜合性能對(duì)比情況的柱面圖如下圖2-2所示：圖2-2實(shí)現(xiàn)16階8位FIR濾波器的綜合性能比較圖圖中，柱面的高度表示相對(duì)性能，5個(gè)柱面分別表示使用的5種不同的處理芯片，以單片50MHZ的DSP處理芯片為基準(zhǔn)進(jìn)行比較。從上圖可以看出，使用FPGA芯片實(shí)現(xiàn)的FIR濾波器其性能遠(yuǎn)遠(yuǎn)高于實(shí)現(xiàn)相同功能的DSP處理芯片。通過(guò)運(yùn)算速度和綜合性能的對(duì)比，可以知道FPGA處理芯片其性能很好，于是很多人會(huì)認(rèn)為其價(jià)格一定很高，但是這個(gè)想法是錯(cuò)誤的，表2-2所示為幾款能實(shí)現(xiàn)FIR濾波器功能的芯片的成本相對(duì)比：表2-2實(shí)現(xiàn)FIR濾波器的器件相對(duì)成本比較器件名稱相對(duì)成本133MHZ專用集成芯片350MHZ的DSP芯片2.7型號(hào)為EPF8820A-2的FPGA芯片1型號(hào)為EPF81500A-2的FPGA芯片1.4從上表可以看出，F(xiàn)PGA芯片的投資成本是最低的，其值大約是DSP芯片的三分之一。另外FPGA使用的開(kāi)發(fā)語(yǔ)言為VHDL等硬件描述語(yǔ)言，這也使運(yùn)用FPGA進(jìn)行開(kāi)發(fā)FIR濾波器所使用的開(kāi)發(fā)周期更少、開(kāi)發(fā)軟件投入少。2.1.2硬件方案的確定由于FPGA即具有DSP芯片的靈活性，又具有DSP芯片所沒(méi)有的并行運(yùn)算功能，另外相比于同等價(jià)位的DSP芯片，又具有比DSP芯片更低的價(jià)位，所以本次論文中將使用FPGA現(xiàn)場(chǎng)可編程門陣列邏輯器件來(lái)實(shí)現(xiàn)FIR數(shù)字濾波器。2.2FPGA簡(jiǎn)介2.2.1FPGA的背景FGPA是Field－ProgrammableGateArray的簡(jiǎn)稱，翻譯為中文意為現(xiàn)場(chǎng)門陣列可編程邏輯器件，其前身是由PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的而來(lái)的。它的出現(xiàn)作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路具有非常重要的作用，因?yàn)樗冉鉀Q了用戶定制電路的不足，又克服了原有可編程器件門電路數(shù)有限和靈活性差的的缺點(diǎn)。高集成度、高速和高可靠性是FPGA的最明顯特點(diǎn)，其時(shí)鐘延遲可以達(dá)到納秒級(jí)，結(jié)合其特有的并行處理方式，在超高速應(yīng)用中和實(shí)時(shí)測(cè)控方面有很廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域，如果對(duì)相應(yīng)算法設(shè)計(jì)得當(dāng)，將不會(huì)存在單片機(jī)等的復(fù)位不可靠和程序跑飛的現(xiàn)象。FPGA的高可靠性還表現(xiàn)在：可以將整個(gè)系統(tǒng)下載到同一個(gè)芯片中，實(shí)現(xiàn)片上系統(tǒng)的功能，這樣可以很大程度上縮小相應(yīng)電路的體積，更易于管理和信號(hào)的屏蔽。對(duì)器件的相關(guān)操作，在目前是應(yīng)用最為廣泛的硬件描述語(yǔ)言（Verilog或VHDL）為主來(lái)完成的所需要的電路設(shè)計(jì)，這些語(yǔ)言經(jīng)過(guò)技術(shù)人員的編輯及編譯后，會(huì)生成相應(yīng)的電路結(jié)構(gòu)，然后經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編程器件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。VHDL語(yǔ)言與C語(yǔ)言或者匯編語(yǔ)言相比，有其自身的特點(diǎn)，一是該語(yǔ)言是一種硬件描述語(yǔ)言，使用時(shí)更多的不是去了解程序的算法結(jié)構(gòu)，而是要了解數(shù)字邏輯方面的硬件電路知識(shí)，包括目標(biāo)芯片的基本結(jié)構(gòu)方法，和各種門電路的電路連接，在編寫時(shí)一定要明確其對(duì)象是客觀存在的電路系統(tǒng)，即在電路系統(tǒng)的內(nèi)部，各個(gè)子系統(tǒng)及部分元器件的工作狀態(tài)和工作方式可以相互獨(dú)立也可以相互聯(lián)系互為因果。2.2.2FPGA的工作原理及內(nèi)部結(jié)構(gòu)圖FPGA可編程邏輯器件的結(jié)構(gòu)采用邏輯單元陣列LCA（LogicCellArray）構(gòu)成，其內(nèi)部包括了可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）這幾個(gè)部分。FPGA可編程門陣列利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，而且FPGA具有無(wú)限次的編程的優(yōu)勢(shì)。其內(nèi)部的結(jié)構(gòu)圖如下所示：圖2-2FPGA的內(nèi)部結(jié)構(gòu)圖第3章FIR濾波器的軟件算法實(shí)現(xiàn)3.1FIR數(shù)字濾波器概述3.1.1FIR數(shù)字濾波器的數(shù)學(xué)模型FIR數(shù)字濾波器即有限長(zhǎng)單位沖激響應(yīng)濾波器是一種線性時(shí)不變系統(tǒng)，其數(shù)學(xué)模型為N階因果有限沖激響應(yīng)的差分方程：（1）其中是濾波器的輸出信號(hào)，是濾波器的輸入信號(hào)，是濾波器的系數(shù)。分析上表達(dá)示可以知道，F(xiàn)IR濾波器的實(shí)現(xiàn)，是由加法器、乘法器和移位器相組合來(lái)完成的。而加法器和乘法器的數(shù)量就決定了FIR濾波器的階數(shù)和濾波速度、效率等特性。另外根據(jù)FIR的中心對(duì)稱特性（其表達(dá)示為：），將其代入中，可以得到下面的表達(dá)示：（2）由上式可以知道使用(2)式的算法，可以在編程時(shí)使用更少的硬件資源，也能使用芯片的計(jì)算速度更高。3.1.2FIR數(shù)學(xué)濾波器的結(jié)構(gòu)FIR數(shù)字濾波器常見(jiàn)的有以下幾種結(jié)構(gòu)模型：直接型模型、級(jí)聯(lián)型模型、頻率采樣型模型和快速卷積型模型；其各自的特點(diǎn)為：1、直接型：結(jié)構(gòu)簡(jiǎn)單，總運(yùn)算量少，比較方便系數(shù)的調(diào)整，硬件資源占用量少；2、級(jí)聯(lián)型：結(jié)構(gòu)相對(duì)直接型要復(fù)雜些，但不便于系數(shù)的調(diào)整，同時(shí)總運(yùn)算量也比直接型要大；3、頻率采樣型和快速卷積型結(jié)構(gòu)需要進(jìn)行復(fù)數(shù)運(yùn)算，計(jì)算相對(duì)前面的兩種要復(fù)雜很多，同時(shí)由于涉及到復(fù)數(shù)運(yùn)算，也不便于使用FPGA來(lái)實(shí)現(xiàn)。通過(guò)以上各個(gè)FIR數(shù)字濾波器模型的特點(diǎn)對(duì)比，最終選擇直接型結(jié)構(gòu)的FIR濾波器模型。當(dāng)選定FIR濾波器的模型結(jié)構(gòu)以后，即可以確定信號(hào)通過(guò)FIR濾波器時(shí)的流程，其流程圖如下圖3-1所示：圖3-1直接型FIR數(shù)字濾波器信號(hào)流程圖3.2FIR數(shù)字濾波器的方案論證3.2.1方案分析從圖3-1所示信號(hào)流程圖分析可知，圖中的Z-1對(duì)應(yīng)時(shí)域里面的一次延時(shí)，輸出的y(n)由輸入x(n)的各個(gè)延時(shí)與相應(yīng)的系數(shù)進(jìn)行相乘在相加后可以得到，因此直接型結(jié)構(gòu)的FIR濾波器模型包含N次乘法和N-1次加法。由此可以知道要滿足要求的FIR濾波器，即要實(shí)現(xiàn)11階8位的FIR濾波器，其硬件程序框圖為如下所示：圖3-211階8位FIR濾波器的硬件程序框圖該濾波器由11個(gè)8位移位寄存器組成移位寄存器組。每個(gè)移位寄存器完成一次時(shí)域延時(shí)，x(n),y(n)為對(duì)應(yīng)的輸入序列和輸出序列。由于FIR濾波器的具有沖擊響應(yīng)h(n)具有中心對(duì)稱的特性，即:，所以由公式2可以得到改進(jìn)后的硬件程序結(jié)構(gòu)圖，如圖3-3所示：圖3-3優(yōu)化后的硬件程序結(jié)構(gòu)圖經(jīng)過(guò)算法改進(jìn)后，硬件程序的乘法次數(shù)由原來(lái)11次減少為6次，加法次在原來(lái)的基礎(chǔ)上增加了5次。這樣節(jié)約了很多的硬件資源。但是該方法的結(jié)構(gòu)對(duì)于固定參數(shù)的FIR濾波器比較合適，但是對(duì)于參數(shù)可變的FIR濾波器卻不很適用。另外還有一種方案是使用串行乘法來(lái)代替并行乘法，但這種方法雖然占用資源少，但會(huì)使用更多的時(shí)間，不適合大面積使用。其數(shù)學(xué)模型如下所示：設(shè)數(shù)據(jù)A、B為兩個(gè)N位的乘數(shù)，V為所得到的結(jié)果，其中：，B（i）為乘數(shù)B的第i位數(shù)據(jù)，故V的值為：其程序模塊圖為如下圖3-4所示：圖3-4串行乘法結(jié)構(gòu)模塊圖3.2.2FIR數(shù)字濾波器的最終方案通過(guò)以上的幾個(gè)方案分析，發(fā)現(xiàn)每個(gè)方案都有其優(yōu)勢(shì)與不足，但這些都能通過(guò)綜合后，得到最佳的方案。以下是最終方案的原理及推導(dǎo)：設(shè)FIR濾波器為N階，數(shù)據(jù)為X位，則對(duì)應(yīng)的數(shù)學(xué)表達(dá)式：可以推導(dǎo)為：通過(guò)該數(shù)學(xué)表達(dá)示，可以得到該綜合方案的硬件程序結(jié)構(gòu)圖，如圖3-5所示：圖3-5優(yōu)化綜合后的硬件程序結(jié)構(gòu)圖在該方案中總控制器中包含有接收復(fù)位信號(hào)、移數(shù)時(shí)鐘、運(yùn)算控制時(shí)鐘部分。經(jīng)過(guò)以上的分析，了解FIR濾波器的算法結(jié)構(gòu)以后，就可以利用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)相應(yīng)的乘法器和加法器模塊，然后在根據(jù)結(jié)構(gòu)進(jìn)行簡(jiǎn)單的組合，這樣便能夠?qū)崿F(xiàn)相應(yīng)的要求。另外，要實(shí)現(xiàn)該濾波器還需要限定FIR濾波器的截止頻率和采樣頻率。在本設(shè)計(jì)中FIR濾波器的截止頻率設(shè)定為1KHZ，采樣頻率為10KHZ，則經(jīng)過(guò)MATLAB數(shù)學(xué)軟件可以得到11階8位FIR濾波器的單位脈沖響應(yīng)序列h(n)，其值如下表3-1所示：表3-111階8位低通濾波器的單位脈沖響應(yīng)序列h(n)原值乘以1024十六進(jìn)制值二進(jìn)制值h(0),h(10)0000H00000000h(1),h(9)0.046847.92330H00110000h(1),h(9)0.046847.92330H00110000h(2),h(8)0.1010103.42467H01100111h(3),h(7)0.1515155.1369bH10011011h(4),h(6)0.1872191.692c0H11000000h(5)0.2001204.902cdH110011013.3FIR濾波器的具體實(shí)現(xiàn)通過(guò)以上方案的分析，已經(jīng)能夠確定出FIR濾波器的各個(gè)模塊，包括：移位寄存器、8位乘法器、加法樹(shù)、總控制器這幾個(gè)子模塊。其結(jié)構(gòu)圖即為圖3-5所示，以下為各個(gè)子模塊的具體實(shí)現(xiàn)。3.3.1移位寄存器的實(shí)現(xiàn)移位寄存器的功能是臨時(shí)寄存一組2值的代碼，在一次序列運(yùn)算結(jié)束以后，原先存放x(n-N+1)的寄存器存入x(n-N+2)中，而以前存放x(n-N+2)的寄存器中的值存入x(n-N+3)……該寄存器是各類數(shù)字系統(tǒng)中使用最廣泛的一種基本器件。其由N個(gè)觸發(fā)器組成，在眾多組成寄存器的觸發(fā)器中性能最穩(wěn)定的是使用D觸發(fā)器所構(gòu)成的寄存器。在本論文中，8位寄存器即由8個(gè)D觸發(fā)器構(gòu)成，其元件模塊為如下圖3-6所示，該器件的硬件程序代碼見(jiàn)附錄。圖3-68位移數(shù)寄存器的硬件結(jié)構(gòu)圖中，CLR為清0信號(hào)輸入，當(dāng)CLR為輸入信號(hào)為1時(shí)，內(nèi)部數(shù)組中的值恒為0，CLK為基準(zhǔn)時(shí)鐘信號(hào)輸入，RES為復(fù)位信號(hào)輸入，當(dāng)RES輸入為1時(shí)，寄存器內(nèi)部數(shù)組中的值也恒為0，當(dāng)RES為0時(shí)，寄存器內(nèi)部數(shù)組中的值不發(fā)生變化，并正常移動(dòng)，DATA[7..0]為8位數(shù)據(jù)輸入，因?yàn)樵撃K內(nèi)部包含11個(gè)8位寬度的數(shù)組，該數(shù)組供乘法器調(diào)用，所以看不到輸出。3.3.28位乘法器的實(shí)現(xiàn)乘法器的功能是當(dāng)運(yùn)算控制時(shí)鐘信號(hào)到來(lái)時(shí)，實(shí)現(xiàn)輸入數(shù)據(jù)與相應(yīng)數(shù)據(jù)相乘這一運(yùn)算，同時(shí)把所得到的結(jié)果傳入加法樹(shù)，因此該部分的硬件結(jié)構(gòu)模塊與加法樹(shù)模塊合并。3.3.3加法樹(shù)的實(shí)現(xiàn)加法樹(shù)的本質(zhì)即是把所有加數(shù)進(jìn)行累加，其硬件結(jié)構(gòu)是實(shí)現(xiàn)累加功能，故可以使用移位累加器，累加器的結(jié)構(gòu)框圖及如下圖3-6所示：圖3-6加法樹(shù)的結(jié)構(gòu)圖加法樹(shù)的功能是實(shí)現(xiàn)將多個(gè)寄存器里面的值進(jìn)行相加運(yùn)算，其實(shí)質(zhì)是先將幾組數(shù)據(jù)進(jìn)行兩兩分組，然后先將分好組的數(shù)據(jù)進(jìn)行兩兩相加，所得到的結(jié)果再進(jìn)行兩兩相加，直到得到最終結(jié)果，其原理如上圖3-6所示。其硬件結(jié)構(gòu)圖如下圖3-7所示，代碼見(jiàn)附錄。圖3-7加法樹(shù)模塊結(jié)構(gòu)3.3.4總控制器的實(shí)現(xiàn)總控制器的功能有接收復(fù)位信號(hào)、產(chǎn)生移數(shù)時(shí)鐘、產(chǎn)生運(yùn)算控制時(shí)鐘幾個(gè)功能，另外還要考慮到本設(shè)計(jì)中的FIR濾波器為8位，即完成一次運(yùn)算要8個(gè)控制時(shí)鐘，同時(shí)還要增加一個(gè)移數(shù)時(shí)鐘，故完成一次移數(shù)運(yùn)算需要9個(gè)時(shí)鐘，因此總控制要使用一個(gè)9進(jìn)制的計(jì)數(shù)器來(lái)完成。其硬件程序結(jié)構(gòu)圖如下圖所示：圖總控制器的硬件程序結(jié)構(gòu)圖圖中，CLK為整個(gè)系統(tǒng)的信號(hào)輸入，RES為整個(gè)系統(tǒng)的復(fù)位輸入，CLR為整個(gè)系統(tǒng)的清0信號(hào)輸入，SET為整個(gè)系統(tǒng)全能信號(hào)輸入，CLK_REGBT和CLK_REG為計(jì)數(shù)時(shí)鐘輸出，該兩時(shí)鐘信號(hào)為運(yùn)算控制和移數(shù)控制提供時(shí)鐘源。3.5FIR濾波器的最終實(shí)現(xiàn)當(dāng)各個(gè)基礎(chǔ)模塊功能實(shí)現(xiàn)以后，就可以使用QuatuasII軟件將各個(gè)模塊進(jìn)行程序綜合，其整體的模塊如下圖3-10所示：圖3-10FIR數(shù)字濾波器的整體圖由于VHDL語(yǔ)言能夠高度的描述硬件內(nèi)部的連接特性，所以將所以模塊進(jìn)行綜合以后，對(duì)外只能看到相應(yīng)的輸入輸出引腳，而其內(nèi)部的連接是不能看到的。第4章FIR濾波器的性能與誤差分析由于在本設(shè)計(jì)中FIR濾波器的截止頻率設(shè)定為1KHZ，采樣頻率為10KHZ，故根據(jù)相應(yīng)的數(shù)據(jù)使用MATLAB數(shù)學(xué)軟件對(duì)該FIR濾波器進(jìn)行性能仿真，以確定其濾波的效果。4.1MATLAB的簡(jiǎn)介MATLAB是矩陣實(shí)驗(yàn)室（MatrixLaboratory）的簡(jiǎn)稱，是美國(guó)MathWorks公司出品的商業(yè)數(shù)學(xué)軟件，用于算法開(kāi)發(fā)、數(shù)據(jù)可視化、數(shù)據(jù)分析以及數(shù)值計(jì)算的高級(jí)技術(shù)計(jì)算語(yǔ)言和交互式環(huán)境，它把數(shù)值分析、矩陣計(jì)算、科學(xué)數(shù)據(jù)可視化以及非線性動(dòng)態(tài)系統(tǒng)的建模和仿真等諸多強(qiáng)大功能集成在一個(gè)易于使用的視窗環(huán)境中，為科學(xué)研究、工程設(shè)計(jì)以及必須進(jìn)行有效數(shù)值計(jì)算的眾多科學(xué)領(lǐng)域提供了一種全面的解決方案，并在很大程度上擺脫了傳統(tǒng)非交互式程序設(shè)計(jì)語(yǔ)言（如C、Fortran）的編輯模式，代表了當(dāng)今國(guó)際科學(xué)計(jì)算軟件的先進(jìn)水平。它的主要特點(diǎn)有以下幾個(gè)部分：1.功能強(qiáng)大。包括數(shù)值計(jì)算和符號(hào)計(jì)算，計(jì)算結(jié)果和編程可視化，數(shù)學(xué)和文字統(tǒng)一處理。2.界面美觀實(shí)用，語(yǔ)言自然。MATLAB以復(fù)數(shù)矩陣為計(jì)算單元，指令表達(dá)與標(biāo)準(zhǔn)教科書的數(shù)學(xué)表達(dá)式相近。3.開(kāi)放性強(qiáng)。MATLAB有很好的可擴(kuò)充性，可以把它當(dāng)作一種高級(jí)語(yǔ)言來(lái)使用。該軟件主要包括MATLAB和Simulink兩大部分。其中MATLAB的工具箱Toolbox，可以分為功能性工具箱和學(xué)科性工具箱兩類。功能性工具箱主要用于擴(kuò)充MATLAB的符號(hào)計(jì)算功能、視圖建模功能和文字處理功能以及與硬件實(shí)時(shí)交互功能；而學(xué)科性工具箱主要使MATLAB在線性代數(shù)、矩陣分析、數(shù)值計(jì)算及優(yōu)化，數(shù)理統(tǒng)計(jì)和隨機(jī)信號(hào)分析、電路與系統(tǒng)、系統(tǒng)動(dòng)力學(xué)、建模與仿真等各個(gè)領(lǐng)域的理論研究和工程設(shè)計(jì)得到了廣泛應(yīng)用。本設(shè)計(jì)主要用到了Simulink與SimPowerSystems工具箱。在本次設(shè)計(jì)中將使用Toolbox來(lái)進(jìn)行仿真測(cè)試。4.1.1使用Matlab中的FDAtool設(shè)計(jì)濾波器在Matlab下設(shè)計(jì)FIR低通濾波器的具體步驟如下：1、在Matlab的Start菜單中選擇Toolboxes->FilterDesign->FilterDesign&AnalysisTools(FDAtool)選項(xiàng)啟動(dòng)濾波器設(shè)計(jì)分析器。啟動(dòng)成功后界面如圖4-1所示。圖4-1濾波器設(shè)計(jì)分析器界面2、在濾波器設(shè)計(jì)分析器選項(xiàng)中選擇或輸入濾波器參數(shù)，然后點(diǎn)擊“DesignFilter”按鈕，完成濾波器的設(shè)計(jì)。具體參數(shù)及設(shè)計(jì)成功后的結(jié)果如圖4-2中所示。圖4-2濾波器參數(shù)設(shè)置界面及仿真結(jié)果3、從Matlab中導(dǎo)出FIR濾波器系數(shù)，此系數(shù)即為表3-1的系數(shù)表。4.2利用Matlab產(chǎn)生噪聲信號(hào)用于濾波器測(cè)試該過(guò)程即為測(cè)試FIR濾波器的性能，其步驟如下所示：在Matlab下新建M文件，輸入相應(yīng)代碼（見(jiàn)附錄），在Matlab中運(yùn)行后將會(huì)生成input.dat文件。該數(shù)據(jù)文件中含有500Hz、1KHz、3KHz三種頻率的信號(hào)，用于濾波器濾波效果測(cè)試。信號(hào)的時(shí)域圖和頻譜分別為圖4-3、圖4-4所示。圖4-3濾波器測(cè)試信號(hào)的時(shí)域圖圖4-4濾波器測(cè)試信號(hào)的頻域圖通過(guò)使用MATLAB對(duì)本設(shè)計(jì)進(jìn)行的性能仿真中可以看出，該FIR濾波器在500HZ時(shí)，對(duì)頻率沒(méi)有影響，當(dāng)頻率高于設(shè)定的1KHZ時(shí)，如當(dāng)輸入頻率為3KHZ時(shí)，該FIR濾波器會(huì)對(duì)3KHZ有很高的抑制作用。因此該FIR濾波器的性能是穩(wěn)定的。第5章結(jié)束語(yǔ)在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器因?yàn)榫哂辛己玫木€性特性而被廣泛的使用，它是數(shù)字信號(hào)處理中最基本的模塊之一，本設(shè)計(jì)對(duì)FIR數(shù)字濾波器進(jìn)行了一定程度的研究。在設(shè)計(jì)中，使用了自底向上的層次化方法進(jìn)行功能的實(shí)現(xiàn)，即先將FIR數(shù)字濾波器最基本的子功能模塊實(shí)現(xiàn)，然后在通過(guò)相應(yīng)的電路連接，將各個(gè)子模塊連接到一起以實(shí)現(xiàn)最終的功能。通過(guò)設(shè)計(jì)的流程，可以很容易的看出FPGA器件在數(shù)字信號(hào)處理領(lǐng)域中體現(xiàn)出來(lái)的高速、實(shí)時(shí)和高靈活性的特點(diǎn)，其不足之處在于在高精度的運(yùn)算中，相應(yīng)功能模塊所占用的資源也是很大的，但這些不足之處能夠在以后的算法改進(jìn)中再進(jìn)行更多的優(yōu)化。致謝如火的六月，我即將結(jié)束繽紛的大學(xué)生活，真有點(diǎn)依依不舍。在畢業(yè)論文將要完成之際，我想向曾經(jīng)給我?guī)椭椭С值娜藗儽硎局孕牡母兄x！首先，我的論文指導(dǎo)老師對(duì)我的幫助，他在論文寫作及設(shè)計(jì)中給了我大量的指導(dǎo)，讓我學(xué)到知識(shí)，掌握了論文研究與寫作的方法。他嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、對(duì)我的嚴(yán)格要求使我終身受益。在此，祝愿他身體健康，合家幸福！其次，感謝我的母校給了我在大學(xué)中深造的機(jī)會(huì)，讓我能繼續(xù)學(xué)習(xí)和提高。最后，衷心感謝在百忙之中抽出時(shí)間審閱本論文的老師們！在論文即將完成，我的心情無(wú)法平靜，從開(kāi)始進(jìn)入課題到論文的順利完成，有多少可敬的師長(zhǎng)、同學(xué)、朋友給了我無(wú)言的幫助，在這里請(qǐng)接受我誠(chéng)摯的謝意！參考文獻(xiàn)[1]吳舟橋.用VHDL實(shí)現(xiàn)查找表方式的FIR濾波器[J].世界電子元器件,2003，8,61:63.[2]金昕.一種用FPGA實(shí)現(xiàn)FIR濾波器結(jié)構(gòu)[J].微電子學(xué),2004，58:61.[3]林懷蔚，費(fèi)旻,邢瑋.基于VHDL和MATLAB應(yīng)用結(jié)合的FIR數(shù)字濾波器設(shè)計(jì)[C].合肥：中國(guó)科技大學(xué)出版社,2007.[4]Dillinger,T.E.etal.ALogicSynthesisSystemforVHDLDesignDescription[J].IeeeIccad-89,Santaclara:calif,1989[5]宋千.基于FPGA的FIR濾波器的高效實(shí)現(xiàn)[J].信號(hào)處理,2004，10（5）：385-391.[6]劉春霞.FIR濾波器結(jié)構(gòu)與實(shí)現(xiàn)綜述[J].艦船電子工程,2005，（2）：19-23.[7]王曉勇.FPGA的基本原理及運(yùn)用[J].艦船電子工程,2005，（2）：82-85.[8]彭雪峰，汪臨偉，許建平.基于MATLAB與QuartusII的FIR濾波器設(shè)計(jì)與驗(yàn)證[J].電子設(shè)計(jì)工程,2009，17（11）：118-119，124.[9]Altera.FIRcompileruserguide[2009-11].http:///literature/ug/fircompiler_ug.Pdf.[10]TexasInstrumentInc.TLC5540C,TLC5540Datasheet[EB/OL].2004.http://focus.Ti.Com/lit/ds/symlink/tlc5540.pdf.[11]UweMB.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[M].北京：清華大學(xué)出版社2003：66-72.[12]求是科技.MATLAB7.0從入門到精通[M].北京：人民郵電出版社2006：307.[13]張學(xué)敏.基于MATLAB達(dá)到FIR帶通濾波器的設(shè)計(jì)與仿真[J].長(zhǎng)春工程學(xué)院學(xué)報(bào)（自然科學(xué)版）2007.8：38-40.[14]劉波.MATLAB信號(hào)處理[M].電子工業(yè)出版社2006.[15]程佩奇.數(shù)字信號(hào)處理教程[M].清華大學(xué)出版社2007..附錄1FIR濾波器的VHDL程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_unsigned.all;ENTITYFIRisport( clk,res,clr,set:instd_logic; clk_regbt,clk_reg:bufferstd_logic; data_xn:instd_logic_Vector(7downto0); data_yn:outstd_logic_vector(18downto0));endFIR;architectureoneofFIRisTYPEarr1isarray(10downto0)ofstd_logic_vector(7downto0);TYPEarr2isarray(10downto0)ofstd_logic_vector(7downto0);TYPEarr3isarray(10downto0)ofstd_logic_vector(7downto0);SIGNALreg_xn:arr1;SIGNALreg_hn:arr2;SIGNALadd_xn:arr3;SIGNALsum91:std_logic_vector(7downto0);SIGNALsum92:std_logic_vector(7downto0);SIGNALsum93:std_logic_vector(7downto0);SIGNALsum94:std_logic_vector(7downto0);SIGNALsum101:std_logic_vector(7downto0);SIGNALsum102:std_logic_vector(7downto0);SIGNALsum111:std_logic_vector(7downto0);SIGNALclk_en:std_logic;SIGNALcounter:integerrange0to8;SIGNALcount_bt:integerrange7downto0;SIGNALsum:std_logic_vector(18downto0);SIGNALresult:std_logic_vector(18downto0);begin clk_regbt<=notclkandclk_en; clk_reg<=notclkandnotclk_en; --總控制器部分process(clk,res) begin if(res='1')then counter<=0;count_bt<=0; elsif(clk'eventandclk='1')then if(counter<8)then clk_en<='1'; counter<=counter+1; count_bt<=count_bt-1; else counter<=0;count_bt<=0;clk_en<='0'; endif; endif; endprocess; --移數(shù)寄存器部分 process(clk_reg,res,clr) begin if(res='1'orclr='1')then foriin0to10loop reg_xn(i)<="00000000"; endloop; elsif(clk_reg'eventandclk_reg='0')then foriin10to1loop reg_xn(i)<=reg_xn(i-1); endloop; reg_xn(0)<=data_xn; endif; endprocess; --乘法器部分 process(clk) begin if(clk'eventandclk='0')then foriin0to10loop if(reg_hn(i)(count_bt)='1')then add_xn(i)<=reg_xn(i); else add_xn(i)<="00000000"; endif; endloop; endif; endprocess; --加法樹(shù)部分 process(clk_regbt,clk_reg,clr,set) begin if(clr='1'orset='1')then sum<=(others=>'0'); data_yn<=(others=>'0'); elsif(clk_reg='1')then data_yn<=result(18downto11)&"00000000000"; sum<=(others=>'0'); elsif(clk_regbt='1')then sum91<=add_xn(0)+add_xn(1); sum92<=add_xn(2)+add_xn(3); sum93<=add_xn(4)+add_xn(5); sum94<=add_xn(6)+add_xn(7); sum101<=sum91+sum92; sum102<=sum93+sum94; sum111<=sum101+sum102; sum<=result+sum111; else result<=sum(17downto0)&'0'; endif; endprocess; endone;附錄2MATLAB仿真程序f11=500;%輸入500HZ的測(cè)試信號(hào)f12=1000;%輸入1KHZ的測(cè)試信號(hào)f13=3000;%輸入3KHZ的測(cè)試信號(hào)fs=10000;N=1000T=1/fs;n=0:N;x11=sin(2*pi*f11*n*T);x12=0.7*sin(2*pi*f12*n*T);x13=0.5*sin(2*pi*f13*n*T);x_base=(x11+x12+x13);figure(1)plot(x_base)figure(2)yff=abs(fft(x_base))df=n*(fs/N)plot(df,yff)xout=x_base/max(x_base);xto_ccs=round(32767*xout)fid=fopen('input.dat','w');fprintf(fid,'16511000\n');fprintf(fid,'%d\n',xto_ccs);fclose(fid);畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果，也不包含我為獲得及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說(shuō)明并表示了謝意。作者簽名：日期：指導(dǎo)教師簽名：日期：使用授權(quán)說(shuō)明本人完全了解大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉?jī)?nèi)容。作者簽名：日期：

學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。作者簽名： 日期：年月日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。涉密論文按學(xué)校規(guī)定處理。作者簽名： 日期：年月日導(dǎo)師簽名：日期：年月日

注意事項(xiàng)1.設(shè)計(jì)（論文）的內(nèi)容包括：1）封面（按教務(wù)處制定