實(shí)驗(yàn)實(shí)訓(xùn)十三 制作三人表決器

實(shí)驗(yàn)實(shí)訓(xùn)十三制作三人表決器設(shè)計(jì)一個(gè)舉重裁判表決電路，要求三個(gè)裁判中有兩人以上表示通過，就認(rèn)為杠鈴?fù)耆e起成功，否則，認(rèn)為舉起失敗。要求該電路用74LS00，74LS10(3輸入與非門)實(shí)現(xiàn)，且伴有LED燈展示。一、目的要求1.掌握常用門電路的邏輯符號及邏輯功能。2.掌握使用集成門電路實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)方法。二、相關(guān)知識1.74LS00與非門與非門是應(yīng)用最為廣泛的邏輯門電路，由與非門可以轉(zhuǎn)換成任何類型的其它邏輯門。圖13-2為本實(shí)驗(yàn)所用的TTL系列的74LS00二輸入與非門的引腳排列圖。可見，該14引腳的集成電路中共封裝了四只二輸入端與非門，故可簡稱為2輸入四與非門。其它類型的與非門可查器件手冊。集成電路芯片（b）74LS00引腳封裝圖圖13-274LS00芯片外形與封裝圖2.用與非門實(shí)現(xiàn)其它邏輯門功能用與非門可實(shí)現(xiàn)其它邏輯門的功能。例如，圖13-3為用四個(gè)與非門組成一個(gè)異或門的邏輯圖。根據(jù)組合邏輯的分析法，逐級寫出其邏輯表示式，不難得到，實(shí)現(xiàn)的是異或功能。按照圖13-2引腳封裝圖，實(shí)訓(xùn)前應(yīng)將引腳序號標(biāo)在邏輯圖中。圖13-3用四個(gè)與非門組成一個(gè)異或門3.組合邏輯電路的設(shè)計(jì)組合邏輯的設(shè)計(jì)步驟一般如圖13-4所示。設(shè)計(jì)時(shí)應(yīng)注意：

實(shí)際邏輯問題實(shí)際邏輯問題邏輯抽象列真值表畫卡諾圖圖形化簡簡化表達(dá)式畫出邏輯圖寫出與或式公式化簡 圖13-4組合邏輯電路設(shè)計(jì)流程圖（1）卡諾圖或公式化簡是實(shí)現(xiàn)組合電路設(shè)計(jì)的一個(gè)關(guān)鍵步驟，其目的是使組成它所用的門電路簡單，使用器件最少。（2）對于實(shí)現(xiàn)多輸出組合的電路，為了使得總的邏輯電路最簡，在函數(shù)化簡時(shí)不能孤立地考慮單個(gè)函數(shù)如何化簡，而應(yīng)注意盡可能找出多個(gè)輸出函數(shù)的同類項(xiàng)，使總體設(shè)計(jì)最簡。（3）由于電子技術(shù)的飛速發(fā)展，各種專用集成電路被研制出來推到市場，故在設(shè)計(jì)前，應(yīng)考慮是否有現(xiàn)成的集成電路可以購到。4.表決器的設(shè)計(jì)（1）分析題意該項(xiàng)目為三人表決器的設(shè)計(jì)，假設(shè)綠燈亮，表示舉起成功；紅燈亮，表示舉起失敗。（2）列真值表三個(gè)裁判輸入分別用A、B、C三個(gè)邏輯變量表示，同意為1，不同意為0；輸出結(jié)果綠燈為1，紅燈為0，則可列出真值表如表13-1所示。表13-1三人表決真值表ABCY（綠燈）（紅燈）0000100101010010111010001101101101011110（3）寫簡化表達(dá)式根據(jù)真值表，可寫出輸出函數(shù)的與或表達(dá)式，即：對上式用卡諾圖化簡，可得：（4）畫邏輯圖對上式兩次求非，可轉(zhuǎn)換成與非表達(dá)式為：根據(jù)輸出邏輯表達(dá)式，可以畫出邏輯圖如圖13-5所示。圖13-5三人表決器邏輯電路5.發(fā)光電路的設(shè)計(jì)若綠色發(fā)光二極管亮，表示表決結(jié)果為通過；紅色表示表決結(jié)果沒通過，則可在Y輸出端通過一個(gè)限流電阻接一個(gè)綠色發(fā)光二極管接地，再通過一個(gè)反相器接紅色發(fā)光二極管與限流電阻串聯(lián)接地。串聯(lián)電阻阻值的計(jì)算：考慮到TTL與非門標(biāo)準(zhǔn)高電平約3.6V，LED導(dǎo)通后壓降約為2V，導(dǎo)通電流約為10mA，故限流電阻，取150Ω。本項(xiàng)目可用邏輯電平指示燈來顯示。為了節(jié)省芯片數(shù)量，可以利用74LS10另一個(gè)3輸入端與非門作反相器，不過，閑置的兩個(gè)引腳都須接在高電平上，如圖13-7所示。6.聲音電路的實(shí)現(xiàn)圖13-6是一個(gè)用兩個(gè)反相器實(shí)現(xiàn)的自激振蕩器，只要通上電，電路即可自行振蕩，產(chǎn)生方波，其方波頻率約為，改變C的容量，可以調(diào)節(jié)音調(diào)的高低。使用時(shí)通過在Y輸出端連接一個(gè)繼電器驅(qū)動(dòng)電路，將自激振蕩器的電源接在繼電器的兩個(gè)動(dòng)合觸點(diǎn)即可，可以自行設(shè)計(jì)。根據(jù)以上設(shè)計(jì)，畫出電路如圖13-7所示。圖13-6自激振蕩器圖13-7三人表決器電路三、儀器設(shè)備TK406電工與電子技術(shù)實(shí)驗(yàn)平臺、74LS00、74LS10、發(fā)光二極管紅色、綠色各一只，150Ω電阻兩只。在本實(shí)驗(yàn)中，輸入的邏輯信號取之于實(shí)驗(yàn)掛箱上的“十二位邏輯電平輸出”，在集成電路區(qū)找到74LS00、74LS10，若沒有，可將相應(yīng)型號的集成電路芯片插入相應(yīng)的14引腳插座上。圖13-1數(shù)字電子技術(shù)（一）掛箱面板TK406電工與電子技術(shù)實(shí)驗(yàn)平臺中的數(shù)字電子技術(shù)（一）掛箱面板如圖13-1所示，主要為組合邏輯電路實(shí)驗(yàn)所設(shè)計(jì)，由下、中、上三部分組成：下部為D0～D11共12位邏輯電平輸出，當(dāng)撥動(dòng)開關(guān)上移時(shí)，輸出顯示燈亮，表示Di（i=0，1，2，…，11）有邏輯高電平輸出。上部為L0～L11共12位邏輯電平指示，當(dāng)輸入接邏輯信號時(shí)，若指示燈亮，表示有Li（i=0，1，2，…，11）邏輯高電平輸入，不亮，則有邏輯低電平輸入。中間部分分三排安置了八個(gè)雙列直插插座，其中8腳1個(gè)，14腳3個(gè)，16腳2個(gè)，18腳1個(gè)，20腳1個(gè)。用于安置常用的門與組合邏輯電路，并給出了所引出的引腳序號。當(dāng)掛箱上方+5V與下方地線分別通過連接線與電源掛箱相連時(shí)，集成電路所用的+5V電源與地分別可以就近從電源插孔+5V與GND中引出。四、內(nèi)容步驟1.74LS00與非門功能測試在用邏輯門搭建實(shí)驗(yàn)電路時(shí)，首先要檢查芯片功能是否正確。將實(shí)驗(yàn)裝置上74LS00的1、2兩輸入引腳接邏輯電平兩輸出端，輸出引腳3接邏輯電平任一指示端。將7、14引腳分別接地、電源。按照下列真值表所列步驟，將實(shí)驗(yàn)結(jié)果填入表16-1中，從而完成與非門邏輯功能的驗(yàn)證。表13-174LS00真值表表13-2圖13-5電路的真值表ABYABY00000101101011112.用四2輸入與非門實(shí)現(xiàn)一個(gè)異或門按照圖13-5電路接線，為避免接錯(cuò)，建議先把引腳序號畫在邏輯圖中。仿上個(gè)實(shí)驗(yàn)的步驟，以不同的高低邏輯電平依次輸入A、B，將結(jié)果填入真值表13-2中，并判斷所實(shí)現(xiàn)的邏輯功能。3.三人表決器電路的實(shí)現(xiàn)（1）根據(jù)以上設(shè)計(jì)，重畫13-7電路，就近標(biāo)出引腳序號。在實(shí)驗(yàn)平臺上搭接電路。（2）在實(shí)驗(yàn)平臺上搭接電路，其中輸入端A、B、C接三組邏輯電平輸出端；電路輸出接邏輯電平指示端，勿忘電源（+5V）與地。（3）給實(shí)驗(yàn)電路接通電源，撥動(dòng)輸入端A、B、C的開關(guān)進(jìn)行不同的組合，觀察發(fā)光二極管的亮滅，驗(yàn)證電路的邏輯功能。五、注意事項(xiàng)1.TTL電路對電源電壓要求嚴(yán)格，注意接在+5V與地之間，千萬不能接在12V上。2.TTL電路的輸出端切忌對電源與地短路。六、預(yù)習(xí)要求根據(jù)所指定的設(shè)計(jì)題目按步