第二章 門電路.ppt

1、第二章 門電路,2.1 概述 一、正邏輯與負(fù)邏輯 正邏輯：用高電平表示邏輯1，用低電平表示邏輯0 負(fù)邏輯：用低電平表示邏輯1，用高電平表示邏輯0 正負(fù)邏輯之間存在著簡單的對偶關(guān)系，例如正邏輯與門等同于負(fù)邏輯或門等。 在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用NPN晶體管和NMOS管，電源電壓是正值，一般采用正邏輯。若采用的是PNP管和PMOS管，電源電壓為負(fù)值，則采用負(fù)邏輯比較方便。 今后除非特別說明，一律采用正邏輯。,第二章門電路,二、數(shù)字系統(tǒng)中所用的為兩值邏輯0和1，一般用高、低電平來表示，我們利用開關(guān)S獲得高、低電平。如圖1示：,VI控制開關(guān)S的斷、通情況。 S斷開，VO為高電平； S接通，VO為低

2、電平。,使用的實(shí)際開關(guān)為晶體二極管、三極管以及場效應(yīng)管等電子器件。,邏輯電平,高電平VH：大于給定電平值的電壓范圍 輸入高電平VIH 輸出高電平VOH 低電平VL：小于給定電平值的電壓范圍 輸入低電平VIL 輸出低電平VOL 邏輯“0”和邏輯“1”對應(yīng)的電壓范圍寬，因此在數(shù)字電路中，對電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低,邏輯電平示意圖,工藝分類 雙極型門電路 MOS門電路 Bi-CMOS電路 基本邏輯門電路 與門、或門、非門 常用門電路 與門、或門、非門 與非門、或非門、與或非門、同或、異或,三、門電路概述,一、二極管伏安特性,IS-二極管的反向飽和電流；k-玻爾

3、茲曼常數(shù)1.381*10-23J/K；T-熱力學(xué)溫度；V-加到二極管兩端的電壓；q-電子電荷1.6*10-19C,2.2 半導(dǎo)體二極管和三極管的開關(guān)特性 2.2.1 半導(dǎo)體二極管開關(guān)特性,二、二極管等效電路,應(yīng)用于二極管外電路電阻R值與其動(dòng)態(tài)rD電阻等量級(jí)場合,應(yīng)用于二極管電路輸入電壓V正向幅值與VON差別不大，且RrD的場合，數(shù)字電路屬于此類,應(yīng)用于二極管電路輸入電壓V正向峰值VPPVON，且RrD的場合,利用二極管的單項(xiàng)導(dǎo)電性，相當(dāng)于一個(gè)受外加電壓極性控制的開關(guān)。如圖示：,假定：VIH=VCC,VIL=0 二極管D的正向電阻為0，反向電阻為 （在數(shù)字電路中，為便于分析，取單一值：硅管0.7

4、V，鍺管0.3V） 則當(dāng)VI=VIH時(shí)，D截止，Vo=VOH=VCC VI=VLH時(shí)，D導(dǎo)通，VO=VOL=0,導(dǎo)通條件及特點(diǎn) 條件：VD0.7V 特點(diǎn)：相當(dāng)于0.7V電壓降的閉合開關(guān) 截止條件及特點(diǎn) 條件： VD0.7V 特點(diǎn)：相當(dāng)于完全斷開的開關(guān),三、二極管開關(guān)特性,四、二極管動(dòng)態(tài)特性（存儲(chǔ)電荷消散時(shí)間和結(jié)電容）,外加電壓由反向突然變?yōu)檎驎r(shí)，要等到PN結(jié)內(nèi)部建立起足夠的電荷梯度后才開始有擴(kuò)散電流形成，即濃度梯度建立產(chǎn)生的延遲 延遲時(shí)間由PN結(jié)正向動(dòng)態(tài)結(jié)電容及其結(jié)電阻和外電路等效電阻形成的時(shí)間常數(shù)決定 外加電壓由正向突然變?yōu)榉聪驎r(shí)，因PN結(jié)尚有一定數(shù)量的存儲(chǔ)電荷，所以有較大的瞬態(tài)反向電流流

5、過。隨著存儲(chǔ)電荷的消散，反向電流迅速衰減并趨近于穩(wěn)態(tài)時(shí)的反向飽和電流 延遲時(shí)間由PN結(jié)動(dòng)態(tài)反向結(jié)電容及其反向結(jié)電阻和外電路等效電阻形成的時(shí)間常數(shù)決定,2.2.2、晶體三極管開關(guān)特性 一、穩(wěn)態(tài)開關(guān)特性：晶體三極管工作于截止區(qū)時(shí)，內(nèi)阻很大，相當(dāng)于開關(guān)斷開狀態(tài)；工作于飽和區(qū)時(shí)，內(nèi)阻很低，相當(dāng)于開關(guān)接通狀態(tài)。 輸入控制信號(hào)Vi為矩形電壓脈沖，電源電壓Ec，負(fù)載電阻Rc,共射晶體三極管的伏安特性如圖11,三極管開關(guān)電路如圖10,Vi,ib,Vbe,Vo,1. 三極管輸入特性,Vce=0V時(shí)，等效為2個(gè)正向二極管的并聯(lián) Vce0V時(shí)，若Vbe一定，則發(fā)射電子能力一定，而集電極又有一定的電子收集能力，因此I

6、b必減小,2. 三極管輸出特性,截止區(qū)：兩個(gè)PN結(jié)深度反偏，VceVT， VbcVT， VbcVT，均正向偏置；由于RC的存在，IC越大，VRC也越大，因此Vce到一定值后，基本不變。 反偏狀態(tài)：發(fā)射結(jié)加反向電壓；集電結(jié)加正向電壓。,二、分區(qū)等效電路：（NPN晶體三極管）,三、三極管的開關(guān)時(shí)間：三極管在理想情況下,其輸出電壓Vo應(yīng)重現(xiàn)輸入Vi的形狀,只是對其有放大和倒相作用。實(shí)際中，晶體三極管也是有惰性的開關(guān)，截止?fàn)顟B(tài)和飽和狀態(tài)之間的轉(zhuǎn)換不能在瞬間完成。,1.晶體三極管從截止向飽和轉(zhuǎn)換的過渡過程：由延遲時(shí)間td和上升時(shí)間tr組成。即開啟時(shí)間 ton=td+tr 延遲時(shí)間 td: 從輸入信號(hào)正躍

7、變開始，到集電極電流上升到0.1ics所需的時(shí)間。 產(chǎn)生原因是發(fā)射結(jié)位疊電容的正向充電過程。 td的大小與晶體三極管的結(jié)構(gòu)有關(guān)，發(fā)射結(jié)面積越大，結(jié)電容面積也越大，td越長。另外，三極管截止深度越大， td越長。 上升時(shí)間 tr : 集電極電流ic從0.1ics開始，上升到0.9ics所需的時(shí)間。 產(chǎn)生原因是集電極電流的形成要求電子在基區(qū)中有一定的濃度梯度，由于基區(qū)中的電子有一個(gè)逐漸積累的過程，不會(huì)隨ib躍變而躍變。 tr的大小與管子的結(jié)構(gòu)有關(guān)，基區(qū)寬度越小，tr越小。外電路方面，基極正向驅(qū)動(dòng)電流ib越大，則基區(qū)電子濃度分布建立越快， tr越短。 通常 td tr , ton tr,2.晶體三極

8、管從飽和向截止轉(zhuǎn)換的過渡過程：即晶體三極管的關(guān)閉時(shí)間toff ，由存儲(chǔ)時(shí)間ts與tf下降時(shí)間組成。toff=ts+tf 存儲(chǔ)時(shí)間ts：從輸入信號(hào)Vi負(fù)跳變瞬間開始，到集電極電流下降至0.9ics所需的時(shí)間。 產(chǎn)生原因：三極管飽和時(shí)ibibs ，發(fā)射極發(fā)射的載流子數(shù)目超過了集電極所吸收的載流子數(shù)目，超量的電子在基區(qū)中大量積累，形成超量電荷。輸入信號(hào)躍變后，基極電流ib反向，使基區(qū)存儲(chǔ)的電子在反向電流作用下逐漸消散，當(dāng)超量電荷消散完畢，晶體三極管由深飽和退至臨界飽和過程所需的時(shí)間為存儲(chǔ)時(shí)間ts。 下降時(shí)間tf：晶體三極管的集電極電流從0.9ics開始，下降到0.1ics所需要的時(shí)間。 產(chǎn)生原因：三

9、極管脫離飽和時(shí)，集電結(jié)開始由正偏轉(zhuǎn)向反偏，基區(qū)存儲(chǔ)電荷開始消散，使集電極電流隨之減少，下降至0。這段下降過程所需的時(shí)間就為下降時(shí)間tf。 3.晶體三極管的開啟時(shí)間ton和關(guān)閉時(shí)間toff的總和稱為三極管的開關(guān)時(shí)間。一般為幾到幾十毫微秒量級(jí)。,2.2.3 MOS管的開關(guān)特性,一、MOS管是金屬氧化物半導(dǎo)體場效應(yīng)管的簡稱。（Metal-Oxide-Semiconductor Field-Effect Transistor）,右圖為N溝道增強(qiáng)型場效應(yīng)管(NMOS),P溝道增強(qiáng)型場效應(yīng)管(PMOS),MOS管特性,N溝道增強(qiáng)型,N溝道耗盡型,P溝道增強(qiáng)型,P溝道耗盡型,二、MOS管的輸入特性和輸出特性

10、,以N溝道增強(qiáng)型MOS管為例.,MOS管是電壓控制器件,用柵極電壓VGS來控制漏極電流iD，如圖所示的轉(zhuǎn)移特性，表示在漏源電壓VDS一定時(shí)，iD和VGS的關(guān)系。VT為開啟電壓。 當(dāng)VGSVT后，形成iD，相當(dāng)于開關(guān)閉合。,在開關(guān)電路中，電路工作在大信號(hào)狀態(tài)，從下圖的輸出特性中，MOS管的工作狀態(tài)可劃分為四個(gè)區(qū)：,截止區(qū)：VGSVT， VDSVGSVT， VDS值較小， 導(dǎo)電溝道比較均勻，在VGS為定值時(shí)，iD隨VDS增加而近似線性增加。VGS越大，iD上升越快，曲線越陡。,飽和區(qū)：VDSVGSVT，漏源之間的導(dǎo)電溝道在漏極附近被夾斷，iD基本上不隨VDS的增加而變化，即已達(dá)到飽和。飽和時(shí)iD與

11、VDS無關(guān)。,擊穿區(qū)：VGSBVDS后，iD將隨VDS增加而急劇增加，應(yīng)避免此種情況，以免損壞管子。,三、MOS管的開關(guān)等效電路 由于MOS管截止時(shí)漏極和源級(jí)之間的內(nèi)阻ROFF非常大，所以截止?fàn)顟B(tài)下的等效電路可用斷開的開關(guān)代替。MOS管導(dǎo)通狀態(tài)下的內(nèi)阻RON約在1K以內(nèi)，而且與VGS的數(shù)值有關(guān)。,C1代表柵極的輸入電容。約為幾皮法。由于開關(guān)電路的輸出端不可避免地會(huì)帶有一定的負(fù)載電容，所以在動(dòng)態(tài)工作情況下（即VI在高、低電平間跳變時(shí)），漏極電流 iD的變化和輸出電壓VDS的變化都將滯后于輸入電壓的變化。,目前，采用MOS管的邏輯集成電路主要有三類：以P溝道增強(qiáng)型管構(gòu)成的PMOS電路，以N溝道增強(qiáng)

12、型管構(gòu)成的NMOS電路以及用PMOS和NMOS兩種管子構(gòu)成的互補(bǔ)MOS，即CMOS電路。,四、MOS管的基本開關(guān)電路,NMOS倒相器 當(dāng)Vi=ViL時(shí)，VGS=ViLVT，MOS管處于導(dǎo)通狀態(tài)，合理選擇VDD和RD，使iD足夠大，輸出VO=VOL=VDDiDRD,為得到足夠低的VOL，要求RD很大，在實(shí)際電路中，常用另一個(gè)MOS管來做負(fù)載。,2.3 分離元件門電路,一、二極管與門電路 VA=VB=0V，都導(dǎo)通，若VT=0.7V ，則VF=0.7V 2. VA=0V，D1導(dǎo)通，使VF=0.7V，D2截止，成立 VB=3V，D2導(dǎo)通，使VF=3.7V ，D1仍將導(dǎo)通，使VF降為0.7V 3. VB

13、=0V，D2導(dǎo)通，使VF=0.7V，D2導(dǎo)通，成立 VA=3V，D1導(dǎo)通，使VF=3.7V，D1將截止，使VF降為0.7V 4. VA=VB=3V，都導(dǎo)通，若VT=0.7V，則VF=3.7V,二極管與門電路功能,按正邏輯約定 設(shè)(VH)MIN=2.4V，(VL)MAX=0.8V 功能表,電路邏輯功能：F=AB,二、二極管或門電路 VA=VB=0.7V，都導(dǎo)通，若VT=0.7V ，則VF=0V 2. VA=0.7V，D1導(dǎo)通，使VF=0V，D2仍將導(dǎo)通，使VF提升為3V VB=3.7V，D2導(dǎo)通，使VF=3V，D1截止，成立 3. VA=3.7V，D1導(dǎo)通，使VF=3V，D2截止，成立 VB=0

14、.7V，D2導(dǎo)通，使VF=0V，D1仍將導(dǎo)通，使VF提升為3V 4. VA=VB=3.7V，都導(dǎo)通，則VF=3V,二極管或門電路功能,按正邏輯約定 設(shè)(VH)MIN=2.4V，(VL)MAX=0.8V 功能表,電路邏輯功能：F=A+B,三、 三極管非門,1、工作原理 當(dāng)Vi=ViL=0時(shí)，三極管截止，輸出電壓Vo=VoH Ecc 當(dāng)Vi=ViH Ec時(shí)，三極管飽和，輸出電壓Vo=VoL=Vces 0 2、正常工作條件 1）.截止條件：Vbe0 ViL R1 0 2）.飽和條件：ibibs= ib= ,3、開關(guān)時(shí)間 在輸入矩形方波Vi時(shí)，倒相器的輸出一般并不是理想方波，Vo的波形邊沿變化較為平緩

15、，特別是波形的上升沿。 原因：1）.晶體三極管本身存在的開關(guān)時(shí)間ton和toff 2）.電路中存在分布電容CL(通常指輸出端的分布電容Co與負(fù)載電容的總和) 可采用箝位電路改善：即接入箝位二極管D,箝位電壓為ED,滿足條件：VcesEDEc,一般開關(guān)電路分析要點(diǎn)： 1. 先假定所有開關(guān)器件全部斷開（截止）； 2. 輸入端分別加低電平和高電平，從輸入端開始逐個(gè)器件進(jìn)行分析 3. 判斷是否滿足導(dǎo)通條件；若不滿足，該器件截止，分析下一器件 4. 導(dǎo)通時(shí)，判斷是否滿足飽和條件；確定后，分析下一器件； 所有開關(guān)器件狀態(tài)確定后，討論下列特性： 傳輸特性（電路功能）： 輸入電平輸出電平關(guān)系 輸入特性： 在高

16、/低電平輸入時(shí)，輸入端電流特性（大小，方向） 輸出特性： 在高/低電平輸出時(shí)，輸出端電流特性（大小，方向） 思考題和習(xí)題： 2.1 2.2 2.18,2.4 TTL門電路 雙極性數(shù)字集成電路中應(yīng)用最廣的為TTL電路 （Transister-Transister-Logic的縮寫） 國產(chǎn)TTL集成電路有CT54/74通用系列、CT54H/74H高速系列、CT54S/74S肖特基系列和CT54LS/74LS低功耗肖特基系列。上述四個(gè)系列的主要差別反映在典型門的平均傳輸延遲時(shí)間和平均功耗兩個(gè)參數(shù)上，其他電參數(shù)和外引線排列基本上是彼此相容的。 2.4.1 典型TTL非門 一、電路結(jié)構(gòu)：輸入端和輸出端都

17、是三極管結(jié)構(gòu)。 電路由三部分組成：T1、R1，D1構(gòu)成的輸入級(jí)；T2、R2、R3組成的倒相級(jí)，T4、T5、D2、R4組成輸出級(jí)。,二、工作原理 A,B輸入信號(hào)的高、低電平分別為： VIH=3.4v，VIL=0.2v Vo=0.7v，Ec=+5v 1. A為低電平時(shí)，T1的發(fā)射結(jié)導(dǎo)通，并將T1的集電極電位鉗在VIL+Vo=0.9v，,因?yàn)門1的集電極回路電阻為R2和T2的b-c結(jié)反向電阻之和，阻值非常大，所以T1工作在深度飽和區(qū)，Vces1 0。 顯然，T2的發(fā)射結(jié)不導(dǎo)通，T2截止，Vc2為高電平，Ve2為低電平，使T5截止，故 R2上的壓降很小，Vc2Vcc，T4管導(dǎo)通。 因此，輸出為高電平V

18、OH=3.6v。,2. 當(dāng)輸入信號(hào)為高電平VIH=3.6v，假設(shè)暫不考慮T1管的集電極支路，則T1管的發(fā)射結(jié)均應(yīng)導(dǎo)通，可能使Vb1=VIH+0.7=4.3v。 但是，由于Vcc經(jīng)R1作用于T1管的集電極、T2和T5管的發(fā)射結(jié)，使三個(gè)PN結(jié)必定導(dǎo)通，Tb1=Vbc1+Vbe2+Vbe5=2.1v，使T1管的所有發(fā)射結(jié)均反偏，T1管處于倒置工作狀態(tài)，T1、T2和T5管飽和導(dǎo)通，Vo=VoL=Vces5=0.3v，Vc2=Vces2+Vbe5=0.3+0.7=1v，T4管截止。 綜上所述，TTL非門輸入端輸入低電平，輸出即為高電平；當(dāng)輸入端輸入高電平時(shí)，輸出為低電平，實(shí)現(xiàn)了非邏輯功能。,推拉式輸出級(jí)

19、作用：降低功耗，提高負(fù)載能力 三極管射極輸入級(jí)作用：提高輸入電阻,三、電壓傳輸特性： AB段: 當(dāng)Vi0.6v時(shí)，Vb11.3v，T2和T5管截止，T4導(dǎo)通，輸出為高電平VoH=VccVR2Vd2Vbe4 3.4v，故AB段稱為截止區(qū)。 BC段: 當(dāng)0.7Vi1.3v時(shí)，T2管的發(fā)射極電阻R3直接接地，故T2管開始導(dǎo)通并處于放大狀態(tài)，所以Vc2和Vo隨Vi的增高而線性地降低。但T5管仍截止。故BC段稱為線性區(qū)。,CD段:當(dāng)1.3vVi1.4v時(shí)， Vb1=2.1v，使T2和T5管均趨于飽和導(dǎo)通，T4 管截止，所以Vo急劇下降為低電平，Vo=VoL=0.3v，故稱CD段為轉(zhuǎn)折區(qū)。 DE段: Vi

20、大于1.4v以后，Vb1被箝位在2.1v，T2和T5管均飽和，Vo=Vces5=0.3v,故DE段稱為飽和區(qū)。,四、輸入特性：,當(dāng)ViVT時(shí)，iI為負(fù)值，當(dāng)Vi0.6v時(shí)，T2和T5管截止，當(dāng)Vi=ViL=0.3v時(shí)，輸入低電平電流為 隨Vi的增大，iI的絕對值隨之略有減小，當(dāng)Vi接近0.7v時(shí)，Vb1接近1.4v,T2管開始導(dǎo)通，但此時(shí)T1管的集電極支路的分流作用仍很小，當(dāng)Vi升至1.4v時(shí)，T5管開始導(dǎo)通，iI隨VI的增大而迅速減小，iR1中的絕大部分經(jīng)T1管的bc結(jié)流入T2管的基極。當(dāng)Vi大于VT以后，iI轉(zhuǎn)為正方向。當(dāng)VI=VIH=3.4v時(shí)，此時(shí)的輸入高電平電流iIH約為40A。,五

21、、TTL門的輸入端噪聲容限,噪聲容限：保證輸出邏輯狀態(tài)一定，而允許的輸入噪聲干擾的電壓幅值 輸入低電平噪聲容限：VNL=VILmax-VOLmax 輸入高電平噪聲容限：VNH=VOHmin-VIHmin,六、輸出特性：,1.低電平輸出特性(灌電流) 輸出為低電平時(shí)，門電路輸出端的T5管飽和導(dǎo)通而T4管截止。由于T5管飽和導(dǎo)通時(shí)c-e間的電阻很?。?0以內(nèi)），所以負(fù)載電流iL增加時(shí)VOL僅稍有升高。如下圖所示，一定范圍內(nèi)基本為線性關(guān)系。 低電平最大輸出電流,2.高電平輸出特性（拉電流） Vo=VOH時(shí)，T4管工作在射極輸出狀態(tài)，電路的輸出阻抗很低，負(fù)載電流較小情況下，負(fù)載電流變化時(shí)VOH變化很小

22、，隨負(fù)載電流的進(jìn)一步增加，R4上壓降也隨之加大，使T4的bc結(jié)變?yōu)檎蚱茫琓4進(jìn)入飽和狀態(tài)，T4失去射極跟隨功能，因而VOH隨iL的增加而迅速下降。所以當(dāng)io5mA時(shí)，輸出高電平保持不變，當(dāng)輸出電流io5mA后，輸出電壓便線性下降，輸出高電平不能保持。一般器件手冊所給的高電平最大輸出電流 IOH0.4mA,七、輸入端負(fù)載能力： 輸入低電平時(shí)，輸入端串接電阻的影響,當(dāng)串接電阻小于 時(shí)，能可靠實(shí)現(xiàn)輸入低電平 當(dāng)串接電阻遠(yuǎn)大于 時(shí)，應(yīng)視為輸入高電平,八、TTL門的動(dòng)態(tài)特性： 傳輸延遲時(shí)間：輸出波形相對于輸入波形滯后的時(shí)間：50ns 通常把輸出電壓由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間記作tPHL，由低電

23、平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間記作tPLH。在此TTL非門中，由于輸出管T5工作在深度飽和狀態(tài)，所以tPLHtPHL。 一般在器件手冊上給出的是平均傳輸延遲時(shí)間tpd。 其定義為：tpd=(tPHL+tPLH)/2 2. 電源的動(dòng)態(tài)尖峰電流： 在動(dòng)態(tài)工作情況下，特別是當(dāng)輸入由高電平下跳到低電平時(shí)，T1管飽和導(dǎo)通，為T2管提供了一個(gè)低阻的反向基極電流通路，使T2管很快截止，但T5管并不能隨之迅速截止。因?yàn)門5管原來處于深度飽和狀態(tài)，其基區(qū)存儲(chǔ)電荷的消散需一定的時(shí)間，故T4、T5管在一短暫時(shí)間會(huì)同時(shí)處于導(dǎo)通狀態(tài)，因而使電源電流產(chǎn)生一尖峰脈沖。此尖峰電流使電源的平均電流增大，而且，信號(hào)的重復(fù)頻率越高，電

24、源電流的平均值增加越多。 3. 交流噪聲容限：高電平2.0v 低電平0.8v,2.4.2 其他類型的TTL門電路 1.其他邏輯功能的TTL門電路：,輸入特性： 低電平電流 單端 高電平電流 多端,輸出特性： 與反相器相同,1).與非門,多發(fā)射極三極管,2).或非門,電路結(jié)構(gòu)特點(diǎn)：多套（輸入級(jí)+倒相級(jí)）并聯(lián) 輸入特性： 低電平電流 多端 高電平電流 多端 輸出特性： 與反相器相同,3).與或非門,電路結(jié)構(gòu)特點(diǎn)：將或非門各輸入端改用多發(fā)射極三極管 輸入特性： 低電平電流： 每個(gè)與門一端 高電平電流： 多端 輸出特性： 與反相器相同,2. 集電極開路門（OC） 將輸出端直接并聯(lián)組合成各種邏輯電路 用

25、以上講過的TTL門電路不能將輸出端直接并聯(lián) 因?yàn)椋寒?dāng)并聯(lián)的兩個(gè)門電路中有一個(gè)門的輸出是高電平，而另一個(gè)門的輸出為低電平時(shí)，則輸出端并聯(lián)后必將有很大的負(fù)載電流同時(shí)流經(jīng)兩個(gè)門電路的輸出極。這個(gè)電流遠(yuǎn)遠(yuǎn)超過了正常工作電流，甚至使門電路損壞。 解決這個(gè)問題的方法就是把輸出極改為集電極開路的三極管結(jié)構(gòu)。集電極開路輸出的門電路稱為OC門。 OC門電路在工作時(shí)需外接負(fù)載電阻和電源。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，就可保證輸出的高、低電平符合要求，輸出三極管的負(fù)載電流又不至過大。,OC門的電路結(jié)構(gòu)和邏輯符號(hào)：,由于n個(gè)OC門的輸出接在一起，所以只要有一個(gè)是低電平，Vo就是低電平；只有每個(gè)輸出都是高電平

26、時(shí)，Vo才是高電平。這種輸出端并聯(lián)的連接方式稱為“線與”。 集電極開路結(jié)構(gòu)也用于制作驅(qū)動(dòng)高電壓，大電流負(fù)載的門電路，通常把這種門電路稱作為驅(qū)動(dòng)器。 除了與非門，或非門，與門，或門等都可做成OC門結(jié)構(gòu)。,外接負(fù)載電阻的計(jì)算方法：,當(dāng)所有OC門中只有一個(gè)導(dǎo)通時(shí)，全部負(fù)載電流都流入導(dǎo)通的那個(gè) OC門，因而RL值不可太小，以確保流入導(dǎo)通OC門的電流不至于超過最大允許的ILM值。 負(fù)載電阻最小值計(jì)算公式：,當(dāng)所有OC門同時(shí)截止時(shí)，輸出Vo為高電平，為保證輸出的高電平不低于規(guī)定的VOH值。負(fù)載電阻的最大值計(jì)算公式：,3. 三態(tài)輸出門（TSL）,當(dāng)控制端 EN=0 時(shí)，T2，T5截止，同時(shí)，二極管D導(dǎo)通，T

27、4的基極電位 箝在低電平，T4也截止。所以輸出端呈高阻狀態(tài)。 EN=1時(shí)，二極管D截止，電路處于正常工作狀態(tài)。 輸出端有三種可能的狀態(tài)：高阻，高電平，低電平，所以稱為三態(tài)輸出門,TSL電路。,應(yīng)用： 1. 在微機(jī)系統(tǒng)中，希望在同一條導(dǎo)線上分別傳遞若干門電路的輸出信號(hào)，以減少連線數(shù)目，這時(shí)，可用三態(tài)門實(shí)現(xiàn)。只要控制各個(gè)門的EN端輪流為1，且任何時(shí)刻僅有一個(gè)為1，就可以把各個(gè)門的輸出信號(hào)輪流送到公共的傳輸線總線上而互不干擾這種連線方式叫做總線結(jié)構(gòu)。,2. 還可利用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞：,EN=1，G1工作，G2高阻，Do經(jīng)G1反相送至總線。 EN=0，G1高阻，G2工作，總線數(shù)據(jù)經(jīng)G2反相從D

28、1端送出。,TTL門電路多余輸入端的處理： TTL與非門在使用時(shí)如果有多余的輸入端不用，一般不應(yīng)懸空，以防止外界干擾信號(hào)的侵入。有以下幾種處理方法： 將其經(jīng)13K的電阻接至電源正端； 接高電平VH; 與其他信號(hào)輸入端并接使用。 或門及或非門的多余輸入端應(yīng)接低電平。與或非的多余與門其輸入端必須接低電平。,TTL系列電路的主要特點(diǎn)： 功耗大 延遲時(shí)間小 延遲-功耗積 P.87 表 2.4.1 其他雙極型數(shù)字集成電路特點(diǎn)： DTL 二極管-三極管邏輯 速度低 功耗低 ECL 發(fā)射極耦合邏輯 速度最高，功耗很大 I2L 集成注入邏輯 集成度高，速度低 思考題和習(xí)題： 2.3 2.5 2.9,倒相器要求

29、：,T1是P溝道增強(qiáng)型MOS管，T2是N溝道增強(qiáng)型MOS管。且T1、T2的開啟電壓分別為VTN、VTP。,當(dāng)Vi=ViL=0時(shí)，有，VGS=0VTN ，故T1截止而T2導(dǎo)通，輸出為低電平VOL，且VOL 0,靜態(tài)時(shí)T1和T2總是工作在一個(gè)導(dǎo)通而另一個(gè)截止，其截止內(nèi)阻又極高，流過T1和T2的靜態(tài)電流極小，所以CMOS反向器的靜態(tài)功耗極小。,2.6 CMOS門電路,2.6.1 CMOS反相器 1.電路結(jié)構(gòu)及工作原理：,電壓傳輸特性,電流傳輸特性,2.6.2 CMOS反相器的靜態(tài)特性和動(dòng)態(tài)特性,電壓傳輸特性和電流傳輸特性 AB：VIVTP， VDS1VTN，VGS2 VTN，VDS2 =VoVGS2

30、-VTN，VGS1，Vo ， VDS1VTN，VDS2 VGS2-VTN，VGS1VTP， VDS1 VGS1-VTP ，T2和T1 都在飽和區(qū) DE：VI ，VGS2 VTN，VDS2 VGS2-VTN ， T2低內(nèi)阻的電阻區(qū)，T1飽和區(qū) EF：VI ，VGS1=VDD-VIVTP， T2低內(nèi)阻的電阻區(qū)，T1截止區(qū) 優(yōu)點(diǎn)：噪聲容限為VDD/2（可通過提高電源電壓提高輸入端噪聲容限） ，抗干擾能力最強(qiáng),輸入特性: 輸入端絕緣，輸入電流為0 輸入端保護(hù)電路 必須避免輸入端懸空,輸出特性: 導(dǎo)通內(nèi)阻的影響 低電平最大輸出電流 灌電流,vO= VOL時(shí)CMOS反相器的工作狀態(tài),高電平最大輸出電流 拉

31、電流,vO= VOH時(shí)CMOS反相器的工作狀態(tài),動(dòng)態(tài)特性: 延遲時(shí)間 交流噪聲容限 動(dòng)態(tài)功耗,CMOS反相器傳輸延遲時(shí)間的定義,CMOS反相器的交流噪聲容限,2.6.3 其他CMOS門電路 1. CMOS與非門2. CMOS或非門,CMOS與非門：P并N串 CMOS或非門：P串N并,CMOS集成門的輸出緩沖級(jí)：輸出特性與反相器相同,2.6.4 漏極開路的CMOS門電路（OD門）,OD門電路結(jié)構(gòu)和符號(hào),特點(diǎn)： 需外接上拉電阻 輸出端可以并接（線與）,常用于輸出緩沖/驅(qū)動(dòng)器中或用于輸出電平的變換,輸出為低電平VOL0.5v時(shí)的最大負(fù)載電流為50mA,2.6.5.CMOS三態(tài)門,利用CMOS倒相器附加一