微波電路課件_雷震亞_第10章_頻率合成器.ppt

1、頻率： F0 輸出功率： -40 dBm /+7 dBm /0 dBm 穩(wěn)定度： 5ppm 諧波抑制： 40 dB 輸出接口： 插針/SMA 工作溫度： -55 +85 C,第10章 頻率合成器,10.1 頻率合成器的基本原理 10.2 鎖相環(huán)頻率合成器PLL 10.3 直接數(shù)字頻率合成器DDS 10.4 PLLDDS頻率合成器 ,10.1 頻率合成器的基本原理,10.1.1 頻率合成器的主要指標(biāo) 除了振蕩器的基本指標(biāo)外,頻率合成器還有其他一些指標(biāo)。經(jīng)常需要考查的指標(biāo)有頻率、 功率、 相位、 噪聲等。 1. 頻率有關(guān)指標(biāo) 頻率穩(wěn)定度: 與振蕩器的頻率穩(wěn)定度相同, 包括時(shí)間頻率穩(wěn)定度和溫度頻率穩(wěn)

2、定度。 頻率范圍: 頻率合成器的工作頻率范圍,由整機(jī)工作頻率確定,輸出頻率與控制碼一一對(duì)應(yīng)。,頻率間隔: 輸出信號(hào)的頻率步進(jìn)長(zhǎng)度,可等步進(jìn)或不等步進(jìn)。 頻率轉(zhuǎn)換時(shí)間: 頻率變換的時(shí)間,通常關(guān)心最高和最低頻率的變換時(shí)間,即最長(zhǎng)時(shí)間。 2. 功率有關(guān)指標(biāo) 輸出功率: 振蕩器的輸出功率,通常用dBm表示。 功率波動(dòng): 頻率范圍內(nèi),各個(gè)頻點(diǎn)的輸出功率最大偏差。3. 相位噪聲 相位噪聲是頻率合成器的一個(gè)極為重要的指標(biāo),與頻率合成器內(nèi)的每個(gè)元件都有關(guān)。降低相位噪聲是頻率合成器的主要設(shè)計(jì)任務(wù)。下面將詳細(xì)討論。,4. 其他 控制碼對(duì)應(yīng)關(guān)系: 指定控制碼與輸出頻率的對(duì)應(yīng)關(guān)系。 電源: 通常需要有兩組以上電源。

3、10.1.2 頻率合成器的基本原理 1. 直接頻率合成器 直接頻率合成器是早期的頻率合成器?；鶞?zhǔn)信號(hào)通過(guò)脈沖形成電路產(chǎn)生諧波豐富的窄脈沖,經(jīng)過(guò)混頻、 分頻、 倍頻、 濾波等進(jìn)行頻率的變換和組合,產(chǎn)生大量離散頻率, 最后取出所需頻率。,例如,為了從10 MHz的晶體振蕩器獲得為1.6 kHz的標(biāo)準(zhǔn)信號(hào),先將10 MHz信號(hào)經(jīng)5次分頻后得到2 MHz的標(biāo)準(zhǔn)信號(hào),然后經(jīng)2次倍頻、 5次分頻得到800 kHz標(biāo)準(zhǔn)信號(hào),再經(jīng)5次分頻和100次分頻就可得到1.6 kHz標(biāo)準(zhǔn)信號(hào)。同理, 如果想獲得標(biāo)準(zhǔn)的59.5 MHz信號(hào),除經(jīng)倍頻外,還將經(jīng)兩次混頻、濾波。 直接頻率合成方法的優(yōu)點(diǎn)是頻率轉(zhuǎn)換時(shí)間短,并能產(chǎn)

4、生任意小數(shù)值的頻率步進(jìn)。但是它也存在缺點(diǎn),用這種方法合成的頻率范圍將受到限制。更重要的是由于采用了大量的倍頻、 混頻、 分頻、 濾波等電路,給頻率合成器帶來(lái)了龐大的體積和重量,而且輸出的諧波、 噪聲和寄生頻率均難以抑制。,1) 基本原理 鎖相環(huán)頻率合成器的基本原理如圖10 - 1 所示。壓控振蕩器的輸出信號(hào)與基準(zhǔn)信號(hào)的諧波在鑒相器里進(jìn)行相位比較,當(dāng)振蕩頻率調(diào)整到接近于基準(zhǔn)信號(hào)的某次諧波頻率時(shí),環(huán)路就能自動(dòng)地把振蕩頻率鎖到這個(gè)諧波頻率上。這種頻率合成器的最大優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單,指標(biāo)可以做得較高。由于它是利用基準(zhǔn)信號(hào)的諧波頻率作為參考頻率的,故要求壓控振蕩器的精度必須在0.5fR以?xún)?nèi),如超出這個(gè)范圍,

5、就會(huì)錯(cuò)誤地鎖定在鄰近的諧波上,因此,選擇頻道比較困難。另外,它對(duì)調(diào)諧機(jī)構(gòu)性能要求也較高,倍頻次數(shù)越多,分辨率就越差,因此,這種方法提供的頻道數(shù)是有限的。,圖 10-1鎖相環(huán)頻率合成器,2) 數(shù)字式頻率合成器 數(shù)字式頻率合成器是鎖相環(huán)頻率合成器的一種改進(jìn)形式,即在鎖相環(huán)路中插入一個(gè)可變分頻器,如圖10-2所示。這種頻率合成器采用了數(shù)字控制的部件,壓控振蕩器的輸出信號(hào)進(jìn)行N次分頻后再與基準(zhǔn)信號(hào)相位進(jìn)行比較,壓控振蕩器的輸出頻率由分頻比N決定。當(dāng)環(huán)路鎖定時(shí),壓控振蕩器的輸出頻率與基準(zhǔn)頻率的關(guān)系是f=NfR。從這個(gè)關(guān)系式可以看出,數(shù)字式頻率合成器是一種數(shù)字控制的鎖相壓控振蕩器,其輸出頻率是基準(zhǔn)頻率的整

6、數(shù)倍。通過(guò)控制邏輯來(lái)改變分頻比N,壓控振蕩器的輸出頻率將被控制在不同的頻率上。,圖 10-2數(shù)字式頻率合成器,例如,基準(zhǔn)頻率fR1 kHz,控制可變分頻比N50 00040 001,則壓控振蕩器的輸出頻率將為500.00400.01 kHz(頻率間隔為10Hz)。因此,數(shù)字式頻率合成器可以通過(guò)可變分頻器的分頻比N的設(shè)計(jì),提供頻率間隔小的大量離散頻率。這種頻率合成法的主要優(yōu)點(diǎn)是鎖相環(huán)路相當(dāng)于一個(gè)窄帶跟蹤濾波器,具有良好的窄帶跟蹤濾波特殊性和抑制輸入信號(hào)的寄生干擾能力,節(jié)省了大量濾波器,有利于集成化、 小型化。另外,它有很好的長(zhǎng)期穩(wěn)定性,從而使數(shù)字式頻率合成器有高質(zhì)量的信號(hào)輸出。因此,數(shù)字鎖相合成

7、法已獲得越來(lái)越廣泛的應(yīng)用。,3. 直接數(shù)字頻率合成器（DDS） 直接數(shù)字頻率合成技術(shù)是從相位概念出發(fā),直接合成所需要波形的一種新的頻率合成技術(shù)。 近年來(lái)技術(shù)和器件水平的不斷發(fā)展,使DDS技術(shù)得到了飛速的發(fā)展,它在相對(duì)帶寬、 頻率轉(zhuǎn)換時(shí)間、 相位連續(xù)性、 正交輸出、 高分辨率以及集成化等一系列性能指標(biāo)方面已遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)的頻率合成技術(shù),是目前運(yùn)用最廣泛的頻率合成方法。 DDS以有別于其他頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體現(xiàn)在相對(duì)帶寬寬,頻率轉(zhuǎn)換時(shí)間短,頻率分辨率高,輸出相位連續(xù),可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào),可編程和全數(shù)字化,控制靈活方便等方面,并具有極高

8、的性?xún)r(jià)比。,1) DDS的工作原理 實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的辦法是用一通用計(jì)算機(jī)或微型計(jì)算機(jī)求解一個(gè)數(shù)字遞推關(guān)系式,也可以在查詢(xún)表上存儲(chǔ)正弦波值?，F(xiàn)代微電子技術(shù)的發(fā)展,已使DDS能夠工作在高達(dá)500 MHz的頻率上。這種頻率合成器的體積小,功耗低,幾乎可以實(shí)現(xiàn)實(shí)時(shí)的、相位連續(xù)的頻率變換,具有非常高的頻率分辨率,可產(chǎn)生頻率和相位可控制的正弦波。電路一般包括基準(zhǔn)時(shí)鐘、 頻率累加器、相位累加器、 幅度/相位轉(zhuǎn)換電路、 D/A轉(zhuǎn)換器和低通濾波器。DDS的結(jié)構(gòu)有很多種,其基本的電路原理可用圖10 - 3來(lái)表示, 圖 (a)是圖（b）的簡(jiǎn)單形式。,圖 10-3 DDS基本結(jié)構(gòu),相位累加器由N位加法

9、器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖fs,加法器將控制字K與累加寄存器輸出的累加相位數(shù)據(jù)相加,把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端,以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣,相位累加器在時(shí)鐘作用下,不斷對(duì)頻率控制字進(jìn)行線(xiàn)性相位累加。可以看出,相位累加器在每一個(gè)時(shí)鐘輸入時(shí),把頻率控制字累加一次,相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位,相位累加器的輸出頻率就是DDS輸出的信號(hào)頻率,相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址。,可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查表查出,完成相位到幅值的轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到D/A轉(zhuǎn)換器,D/A轉(zhuǎn)換

10、器將數(shù)字形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號(hào)。改變DDS輸出頻率,實(shí)際上改變的是每一個(gè)時(shí)鐘周期的相位增量,相位函數(shù)的曲線(xiàn)是連續(xù)的,只是在改變頻率的瞬間其頻率發(fā)生了突變,因而保持了信號(hào)相位的連續(xù)性。,這個(gè)過(guò)程可以簡(jiǎn)化為三步： （1） 頻率累加器對(duì)輸入信號(hào)進(jìn)行累加運(yùn)算,產(chǎn)生頻率控制數(shù)據(jù)或相位步進(jìn)量。 （2） 相位累加器由N位全加器和N位累加寄存器級(jí)聯(lián)而成,對(duì)代表頻率的二進(jìn)制碼進(jìn)行累加運(yùn)算,產(chǎn)生累加結(jié)果Y。 （3） 幅度/相位轉(zhuǎn)換電路實(shí)質(zhì)上是一個(gè)波形存儲(chǔ)器,以供查表使用。讀出的數(shù)據(jù)送入D/A轉(zhuǎn)換器和低通濾波器。 ,2)

11、DDS的優(yōu)點(diǎn) (1) 輸出頻率相對(duì)帶寬較寬。輸出頻率帶寬為50%fs（理論值）,但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制,實(shí)際的輸出頻率帶寬仍能達(dá)到40%fs。 (2) 頻率轉(zhuǎn)換時(shí)間短。DDS是一個(gè)開(kāi)環(huán)系統(tǒng),無(wú)任何反饋環(huán)節(jié),這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上,在DDS的頻率控制字改變之后,需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加,才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此,頻率時(shí)間等于頻率控制字的傳輸,也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高,轉(zhuǎn)換時(shí)間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí),比使用其他的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。,(3) 頻率分辨率極高。若時(shí)鐘fs的頻率不變,則

12、DDS的頻率分辨率就是由相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N,即可獲得任意小的頻率分辨率。目前,大多數(shù)DDS的分辨率在1Hz數(shù)量級(jí),有許多小于1 mHz甚至更小。 (4) 相位變化連續(xù)。改變DDS輸出頻率,實(shí)際上改變的是每一個(gè)時(shí)鐘周期的相位增量,相位函數(shù)的曲線(xiàn)是連續(xù)的,只是在改變頻率的瞬間其頻率發(fā)生了突變,因而保持了信號(hào)相位的連續(xù)性。,(5) 輸出波形的靈活性。只要在DDS內(nèi)部加上相應(yīng)控制(如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM),即可方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能,產(chǎn)生FSK、 PSK、 ASK和MSK等信號(hào)。另外,只要在DDS的波形存儲(chǔ)器存放不同波形數(shù)據(jù),就可以實(shí)現(xiàn)各

13、種波形輸出,如三角波、 鋸齒波和矩形波甚至任意的波形。當(dāng)DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí),可得到正交的兩路輸出。 (6) 其他優(yōu)點(diǎn): 由于DDS中幾乎所有部件都屬于數(shù)字電路,易于集成,功耗低, 體積小,重量輕, 可靠性高,且易于程控,使用相當(dāng)靈活,因此性?xún)r(jià)比極高。 ,3) DDS的局限性 (1) 最高輸出頻率受限。由于DDS內(nèi)部DAC和波形存儲(chǔ)器（ROM）的工作速度限制,使得DDS輸出的最高頻率有限。目前市場(chǎng)上采用CMOS、 TTL、 ECL工藝制作的DDS芯片工作頻率一般在幾十MHz至400 MHz左右,采用GaAs工藝的DDS芯片工作頻率可達(dá) 2 GHz左右。 (2) 輸出雜散

14、大。由于DDS采用全數(shù)字結(jié)構(gòu),不可避免地引入了雜散。其來(lái)源主要有三個(gè)： 相位累加器相位舍位誤差造成的雜散、 幅度量化誤差（由存儲(chǔ)器有限字長(zhǎng)引起）造成的雜散和DAC非理想特性造成的雜散。,4. PLLDDS頻率合成器 DDS的輸出頻率低,雜散輸出豐富,這些因素限制了它們的使用。間接PLL頻率合成雖然體積小,成本低,各項(xiàng)指標(biāo)之間的矛盾也限制了其使用范圍?？勺儏⒖荚打?qū)動(dòng)的鎖相頻率合成器對(duì)于解決這一矛盾是一種較好的方案。而可變參考源的特性對(duì)這一方案是至關(guān)重要的。作為一個(gè)頻率合成器的參考源,首先應(yīng)具有良好的頻譜特性,即具有較低的相位噪聲和較小的雜散輸出。雖然DDS的輸出頻率低,雜散輸出豐富,但是它具有頻

15、率轉(zhuǎn)換速度快,頻率分辨率高,相位噪聲低等優(yōu)良性能,通過(guò)采取一些措施可以減少雜散輸出。用DDS作為PLL的可變參考源是理想方案。,10.2 鎖相環(huán)頻率合成器PLL,由于微電子技術(shù)的快速發(fā)展,使得PLL鎖相環(huán)頻率合成器有了很高的集成化程度。圖10 - 2所示的數(shù)字式間接頻率合成器可以簡(jiǎn)化為圖10- 4所示電路。頻率合成器的組成元器件有標(biāo)準(zhǔn)晶振頻率源、 頻率合成器芯片、 濾波器、 壓控振蕩器、 單片機(jī)等。,圖 10-4現(xiàn)代PLL的基本結(jié)構(gòu),10.2.1 PLL各個(gè)部件的選購(gòu)和設(shè)計(jì) 圖10 - 4中,可以購(gòu)買(mǎi)的專(zhuān)業(yè)生產(chǎn)廠家的產(chǎn)品有晶體振蕩器、PLL集成電路、單片機(jī)和VCO壓控振蕩器,需要設(shè)計(jì)的部分是低

16、通濾波器LPF和單片機(jī)的程序。 1. 晶體振蕩器 目前,使用最多的標(biāo)準(zhǔn)頻率源是晶體振蕩器。專(zhuān)業(yè)生產(chǎn)廠家的產(chǎn)品指標(biāo)越來(lái)越高,體積越來(lái)越小。常用的有恒溫晶振OCXO、溫補(bǔ)晶振TCXO、 數(shù)字溫補(bǔ)DCXO。常用標(biāo)準(zhǔn)頻率有10 MHz、20 MHz、40 MHz等。頻率穩(wěn)定度可以達(dá)到110-6,各種標(biāo)準(zhǔn)封裝都有。,國(guó)內(nèi)技術(shù)已經(jīng)比較成熟,北京、 西安、 深圳等地都有廠家生產(chǎn),價(jià)格也不貴,可根據(jù)PLL集成電路的情況和頻率合成器整機(jī)設(shè)計(jì)要求選購(gòu)。 2. PLL集成電路 PLL集成電路以國(guó)外公司生產(chǎn)為主,性能穩(wěn)定可靠,工作頻率涵蓋VCO頻率。芯片內(nèi)包括參考標(biāo)準(zhǔn)頻率源的分頻器、 VCO輸出信號(hào)頻率的分頻器、 鑒

17、相器、 輸出電荷泵等。兩個(gè)分頻器可以將標(biāo)準(zhǔn)頻率和輸出頻率進(jìn)行任意分頻,滿(mǎn)足頻率合成器的頻率分辨率要求,不同信號(hào)經(jīng)不同分頻后,得到兩路同頻率信號(hào),再進(jìn)行比相,相位差送入電荷泵,電荷泵的輸出電流與相位差成比例。進(jìn)一步,輸出給LPF,控制VCO。,國(guó)外幾個(gè)廠家,如AD、 PE、 HITTITE、 MOTOROLA等公司的產(chǎn)品在國(guó)內(nèi)市場(chǎng)占有較大份額。重慶等地已有國(guó)產(chǎn)化的PLL集成電路產(chǎn)品。每個(gè)型號(hào)的PLL芯片都有相應(yīng)的設(shè)計(jì)軟件,選定參考標(biāo)頻、 輸出信號(hào)的頻率范圍和步進(jìn)等設(shè)計(jì)條件,可以方便地得出芯片的控制邏輯關(guān)系。 3. 單片機(jī) 單片機(jī)用來(lái)調(diào)整頻率合成器的輸出頻率,也就是控制PLL芯片的邏輯關(guān)系。控制碼

18、對(duì)應(yīng)關(guān)系可以是依據(jù)整機(jī)給定的控制碼,也可以是芯片內(nèi)部軟件給出的控制碼?？傊?計(jì)算機(jī)提供一個(gè)變換輸出頻率的指令。 單片機(jī)可選用許多公司的51系列,也可以用可編程控制器件FPGA或CPLD,如 MICROCHIP公司PIC18系列。使用時(shí)應(yīng)依據(jù)編程習(xí)慣來(lái)選擇。,4. 壓控振蕩器(VCO) 壓控振蕩器輸出所需要的射頻/微波信號(hào)。VCO的基本原理在第9章有介紹,它就是一個(gè)變?nèi)莨苷{(diào)諧振蕩器。為了實(shí)現(xiàn)寬范圍調(diào)諧,通常要求較高的電壓,供電電源為12 V或更高。在頻率合成器中,VCO的壓控電壓來(lái)自低通濾波器,與PLL芯片的輸出電流有關(guān)。VCO也有大量產(chǎn)品可供選購(gòu)。在射頻/微波頻段,VCO已經(jīng)成為微封裝電路,指

19、標(biāo)穩(wěn)定可靠,使用方便。國(guó)內(nèi)石家莊十三所的產(chǎn)品與國(guó)外產(chǎn)品指標(biāo)基本一致。國(guó)外MINI-CIRCUITS、 SYNERGY、 HITIITE等公司的VCO在國(guó)內(nèi)有許多代理商。,5. 低通濾波器(LPF) 現(xiàn)代頻率合成器的設(shè)計(jì)中,硬件的主要工作就是低通濾波器,直接影響到頻率合成器的相位噪聲和換頻速度。因?yàn)槠渌谶x購(gòu)時(shí),特性指標(biāo)已經(jīng)確定,所能調(diào)整的就是低通濾波器。低通濾波器在頻率合成環(huán)路中又被稱(chēng)為環(huán)路濾波器。低通濾波器通過(guò)對(duì)電阻電容進(jìn)行適當(dāng)?shù)膮?shù)設(shè)置,使高頻成分被濾除。由于鑒相器PD的輸出不但包含直流控制信號(hào),還有一些高頻諧波成分,這些諧波會(huì)影響VCO電路的工作。低通濾波器就是要把這些高頻成分濾除,

20、以防止對(duì)VCO電路造成干擾。這個(gè)低通濾波器是低頻濾波器。濾波器的結(jié)構(gòu)可以是無(wú)源RC濾波器,也可以是有源運(yùn)放低通,其原理簡(jiǎn)單,調(diào)試較困難。,圖10-5給出了三種低通濾波器結(jié)構(gòu),圖（a）為運(yùn)放積分器,有一定的直流增益,稱(chēng)為二類(lèi)PLL； 圖（b）也有增益,為一類(lèi)PLL; 圖（c）是無(wú)源的,輸出電流而不是電壓,屬二類(lèi)PLL。盡管電路簡(jiǎn)單,但對(duì)環(huán)路的影響很大。設(shè)計(jì)或調(diào)試不當(dāng),會(huì)引起環(huán)路不穩(wěn)或難于鎖相。濾波器的轉(zhuǎn)換函數(shù)為,（10 - 1）,圖 10-5 三種低通濾波器,濾波器的設(shè)計(jì)就是R和C的選定。后面將詳細(xì)討論如何考慮選取R和C的值,才能得到比較理想的PLL頻率合成器。 10.2.2 PLL的鎖定過(guò)程

21、舉個(gè)簡(jiǎn)單的鎖相環(huán)例子說(shuō)明上述部件的配合過(guò)程。 假定最初環(huán)沒(méi)有被鎖定,參考頻率是100 MHz。把VCO 的電壓調(diào)到5 V,輸出頻率為100 MHz。鑒相器能產(chǎn)生1 V峰-峰值的余弦波。 使用一類(lèi)環(huán)路濾波器,如圖10 - 6 所示,它在低頻時(shí)增益為100,在高頻時(shí)增益為 0.1。,環(huán)路沒(méi)有鎖定時(shí),VCO的工作頻率可能在工作范圍內(nèi)的任何位置。假定工作頻率為 101 MHz, 在參考頻率工作的前提下,在鑒相器輸出端有1 MHz的差頻,對(duì)環(huán)路濾波器而言,這個(gè)頻率是高頻,濾波器的增益只有0.1。在VCO 的電壓上有鑒相器的輸出0.1 V的峰-峰值的調(diào)制,但這個(gè)電壓對(duì)VCO頻率影響不大。,圖 10-6 一

22、類(lèi)環(huán)路濾波器及其響應(yīng)特性,如果VCO 頻率距離參考頻率越來(lái)越遠(yuǎn),環(huán)內(nèi)就沒(méi)有足夠的增益將環(huán)鎖定。如果VCO頻率是100.1 MHz,差頻就是100 kHz, 使環(huán)路濾波器處在高增益頻率范圍是恰當(dāng)?shù)?。調(diào)節(jié)VCO頻率可增大差頻電壓。 隨著VCO的頻率接近參考頻率,差頻變得更低, 它進(jìn)入了環(huán)濾波器的高增益范圍, 加速了VCO頻率的改變,直到它和參考頻率相同。此時(shí),差頻是0。鎖定后,鎖相環(huán)成為一個(gè)穩(wěn)定的閉合環(huán)路系統(tǒng),VCO頻率與參考頻率相同。鑒相器輸出瞬時(shí)電壓與VCO 輸出瞬時(shí)電壓如圖10-7（a）和（b）所示。,圖 10-7 鑒相器和VCO輸出電壓瞬時(shí)值,鑒相器的輸出電壓與兩路輸入電壓的關(guān)系為 2Ue

23、=kUaUb cos () （10 - 2） 當(dāng)鎖相環(huán)頻率鎖定時(shí),VCO輸入電壓達(dá)到5 V。因?yàn)榄h(huán)濾波器的增益為100,故鑒相器輸出的電壓為Ue=-50 mV, 鑒相器最大電壓是1 V峰-峰值,由式（10 - 1）得鑒相器的輸出相位為95.7,環(huán)路濾波器保持VCO輸出為100 MHz,并維持鑒相器兩端信號(hào)有 95.7 的相位差。,振蕩器在一個(gè)周期的相位移為360,在一個(gè)特定的時(shí)間, 如果頻率增大,會(huì)積累更多的相位移。如果VCO的頻率改變的更多,將快速地積累更多的相位移。鑒相器輸出電壓上升，環(huán)路濾波器會(huì)增強(qiáng)這個(gè)改變量并且降低VCO的控制電壓,VCO 輸出頻率會(huì)降到100 MHz, VCO頻率偏低

24、的情況與此類(lèi)似。這個(gè)控制過(guò)程是能夠維持下去的。由于溫度、 噪音、 地心引力等外部因素引起的VCO頻率微小改變,鎖相環(huán)也能夠穩(wěn)定地輸出。鑒相器輸出一個(gè)誤差電壓,環(huán)路濾波器將使它增強(qiáng),VCO頻率和相位將回到正確值。環(huán)的矯正作用就是保持頻率和相位為恒量。,10.2.3 PLL環(huán)的分類(lèi) 鎖相環(huán)是一個(gè)受負(fù)反饋控制的閉環(huán)系統(tǒng)。閉環(huán)增益H(s) 為 (10-3) 式中, G(s) 是開(kāi)環(huán)增益, G(s)N是環(huán)增益。開(kāi)環(huán)增益是鑒相器增益、 環(huán)路濾波器增益和VCO增益的產(chǎn)物, N是分頻比。,式(10-3)的分母多項(xiàng)式的整數(shù)個(gè)數(shù)（或頻率極點(diǎn)數(shù)）決定系統(tǒng)的種類(lèi), 可以用直流增益無(wú)限大的運(yùn)放積分器來(lái)實(shí)現(xiàn)。顯然,最大增

25、益為1的無(wú)源濾波器難以實(shí)現(xiàn)這個(gè)功能。VCO是一個(gè)純相位積分器,為分類(lèi)提供一個(gè)極點(diǎn),所以,PLL至少為一類(lèi)。如果環(huán)路濾波器為有限直流增益,將不會(huì)改變PLL的類(lèi)型。用無(wú)限增益積分器,就會(huì)得到二類(lèi)PLL。 鎖相環(huán)的階數(shù)是式(10 - 3)的分母多項(xiàng)式冪次數(shù)。環(huán)路濾波器的運(yùn)放至少有兩個(gè)重要的節(jié)點(diǎn),一個(gè)在1100 kHz之間,另一個(gè)在10MHz 以上。在壓控范圍內(nèi),VCO有頻率滾降,可在鑒相器輸出端加一個(gè)低通濾波器,進(jìn)一步降低不必要的高頻信號(hào)。,前述例子使用了一類(lèi)環(huán),惟一的純相位積分器是VCO,因此只有一個(gè)極。環(huán)路濾波器增益為100。如果VCO增益是1 MHz/V,參考頻率改變到103 MHz,VCO調(diào)

26、諧電壓將是8 V?？紤]-100的增益,鑒相器電壓就是 。 當(dāng)參考頻率為100 MHz時(shí),相位差為99.7,比95.7更超前。VCO與參考頻率的相位差是95.7。如果參考頻率繼續(xù)改變,VCO也會(huì)改變來(lái)匹配它,鑒相器輸出電壓也改變。這是一個(gè)重要的特性,有時(shí)需要,有時(shí)則不需要, 實(shí)際中要靈活掌握。,如果環(huán)路濾波器的增益為1000,要使100 MHz時(shí)鎖定,鑒相器的輸出電壓只能是 -5 mV, 要使103 MHz時(shí)鎖定,鑒相器輸出電壓是-8 mV, 對(duì)應(yīng)的相位差分別為90.57和90.92。如果直流增益進(jìn)一步增大,伴隨頻率的相位差變化將進(jìn)一步減小。如果增益增加到極限直流反饋電阻,Rp將接近開(kāi)路,并且環(huán)

27、路濾波器直流增益將是無(wú)窮大。圖10 - 5（b）所示的環(huán)路濾波器變成圖10-5（a）,此時(shí),環(huán)路濾波器是一個(gè)獨(dú)立的積分器。包含環(huán)路濾波器的鎖相環(huán)積分器總數(shù)是兩個(gè):一個(gè)是VCO,另一個(gè)是環(huán)路濾波器。環(huán)路濾波器用在鎖相環(huán)內(nèi)產(chǎn)生二類(lèi)環(huán)。這個(gè)環(huán)的特性是隨著頻率的變化在VCO與參考頻率間仍保持一個(gè)恒定的相位移。,目前,大量使用的是一類(lèi)環(huán)和二類(lèi)環(huán)。三類(lèi)環(huán)和更高的環(huán)用于解決特殊情況下的頻率改變問(wèn)題。如衛(wèi)星發(fā)射的各個(gè)階段引起頻率變化的因素不同,要保證衛(wèi)星的微波源頻率穩(wěn)定,就應(yīng)對(duì)各個(gè)階段的情況進(jìn)行控制,這時(shí)需用到三類(lèi)以上的鎖相環(huán)。 10.2.4 PLL設(shè)計(jì)公式 前面了解了鎖相環(huán)原理,環(huán)路濾波器和其他部分的元件值

28、必須仔細(xì)地選擇,才能組成一個(gè)穩(wěn)定的環(huán)路。這些元件值都可以用基本閉環(huán)等式來(lái)分析和綜合。,如圖10 - 8所示,鎖相環(huán)系統(tǒng)模型由鑒相器、環(huán)路濾波器、VCO和分頻器組成。 每一部分可用一個(gè)恒定的增益或者頻率函數(shù)的增益值來(lái)描述。閉合回路頻率響應(yīng)的預(yù)期特性是: 最小頻率為 1 Hz,最大頻率在10 kHz和10 MHz之間。,圖 10-8 鎖相環(huán)回路頻域分析,通過(guò)計(jì)算節(jié)點(diǎn)Ue和Uo的電壓關(guān)系,可得出負(fù)反饋系統(tǒng)的閉合回路增益的表達(dá)式。圖中,KPD為鑒相器增益, F(s)是放大器環(huán)路濾波器表達(dá)式, KVCO/s是VCO增益，可得誤差電壓和輸出電壓為,(10 - 4),(10 - 5),所以,電壓轉(zhuǎn)移函數(shù)為

29、如果G(s)很大時(shí),有 這些閉環(huán)增益的表達(dá)式可用來(lái)決定環(huán)路濾波器的帶寬和阻尼比。首先假定使用二類(lèi)環(huán),因?yàn)轭l率最高,容易得出濾波器轉(zhuǎn)移函數(shù)為,(10 - 6),(10 - 7),開(kāi)環(huán)增益為 對(duì)于一類(lèi)鎖相環(huán), Rp,則 (10-9) ,(10-8),把式(10-8)和式(10-9)代入閉環(huán)鎖相環(huán)的增益公式(10-6),得 分母可改成控制理論中常見(jiàn)的形式: s2+2ns+2n, 其中n是系統(tǒng)的特征頻率,是阻尼因數(shù),當(dāng)Rp時(shí),二類(lèi)鎖相環(huán)的特征頻率和阻尼因子分別為,(10 - 13),(10 - 14),(10 - 12),(10 - 11),阻尼因子和特征頻率n確定以后,即可決定電路元件。為了簡(jiǎn)單,定

30、義 濾波器在直流的響應(yīng)為 重新整理, 得出,(10 - 15),(10 - 16),(10 - 17),調(diào)整式（10 - 17）,得,(10-18),有了阻尼比和特征頻率,選定C和直流增益的值后, 就可以得出阻抗值,(10-19),(10-20),(10-21),令Rp,可以得出二類(lèi)環(huán)的計(jì)算公式。 可以想象, 阻尼因子和特征頻率n有一個(gè)最佳配合。先選定特征頻率,以阻尼因子為參變量,計(jì)算出不同的衰減曲線(xiàn),如圖10 - 9 所示?？梢钥闯?特征頻率為1Hz,當(dāng)小于1時(shí),鎖相環(huán)是欠阻尼且產(chǎn)生最高點(diǎn),衰減慢; 當(dāng)大于1時(shí),鎖相環(huán)是過(guò)阻尼,衰減快。如果要求等于1.0,衰減為-3dB,則特征頻率是2.4

31、Hz。如果要求50kHz有-3dB衰減,且等于1.0,則特征頻率為20.833 kHz。,圖 10-9 以阻尼因子為參變量的PLL響應(yīng)曲線(xiàn),10.2.5 環(huán)路設(shè)計(jì)實(shí)例 設(shè)計(jì)實(shí)例一： 鎖相環(huán)輸出頻率為 1600 MHz,參考頻率為100 MHz。電路如圖10 - 10 所示,構(gòu)成單元有分頻器、 鑒相器和二類(lèi)環(huán)路濾波器。VCO的調(diào)諧斜率為1 MHz/V,鑒相器輸出余弦波,最高點(diǎn)是100 mV。濾波器的頻率為100 kHz,3 dB帶寬時(shí),阻尼因子是1。 (1) 用100 pF的電容器,找出環(huán)路濾波器的其他元件值。 (2) 用一個(gè)10 k電阻Rin,找出環(huán)路濾波器的其他元件值。,由前述公式,阻尼因子

32、是1,帶寬3 dB的特征頻率是2.45 Hz。如果需要3 dB時(shí)頻率為 100 kHz,特征頻率可以用縮比法得出,fn=100 kHz/2.45=41 kHz。輸出頻率是輸入頻率的16倍,即N=16,KVCO的值是1 MHz/V。鑒相器的輸出是余弦波。如果環(huán)鎖定在90或270,鑒相器的輸出電壓是0 V。對(duì)于正電阻Rin,在270時(shí)，斜率KPD=50 mV/rad。 (1) 取C為100 pF， 由式(10 - 13)得出Rin=2.96 k， 由式(10 - 14)得到Rs=77.6 k。,(2) Rin=10 k。同樣方法求得C=29.6 pF， Rs=162.4 k。 設(shè)計(jì)結(jié)果如圖 10-

33、10 所示。,圖 10-10 鎖相環(huán)設(shè)計(jì),設(shè)計(jì)實(shí)例二： 設(shè)計(jì)圖10-11 所示的頻率合成器。輸出頻率為900920 MHz。輸出頻率可以通過(guò)改變阻尼因子而改變，步進(jìn)為1kHz級(jí)。集成電路合成器的鑒相器輸出為5 mA/rad，VCO調(diào)諧斜率是10 MHz/V。,圖 10-11合成器設(shè)計(jì),輸出頻率必須是參考頻率的整數(shù)倍，因此參考頻率是 1 kHz。分頻比從900 MHz/1 kHz到 920 MHz/kHz。用中點(diǎn)值910 MHz/1 kHz進(jìn)行設(shè)計(jì)。當(dāng)分頻比改變時(shí)， 選擇阻尼因子為1。環(huán)路濾波器必須衰減工作在1kHz的鑒相器輸出脈沖。由圖10 - 11 可以看出，10倍特征頻率上衰減是14 dB

34、，100倍特征頻率上衰減是34 dB。參考頻率為1kHz， 選擇 fn=10 Hz，Kt的值用V/A表示:,得出Kt=0.345 V/A， 為了解出Rs和C，Kt必須是Rin的整數(shù)倍。從前述設(shè)計(jì)公式可得Rs=364和C=87.45 pF。 設(shè)計(jì)實(shí)例三： 觀察出一個(gè)頻率合成器的環(huán)路濾波器是一類(lèi)放大器結(jié)構(gòu)， 鑒相器指標(biāo)為100 mV/rad， VCO輸出頻率是 3 GHz， 調(diào)諧斜率是100 MHz/V， 參考源是100 MHz。如果Rin=620 ，Rs=150 , Rp=56 k且C=1nF，那么鎖相環(huán)的 3 dB帶寬和阻尼因子是多少?,輸出頻率為 3 GHz，參考頻率為100 MHz， 分頻

35、比N是30，所以Kt=2.094106，代入到分析公式得出fn=293.1 kHz， 且阻尼比=0.709，=0.709的曲線(xiàn)沒(méi)有畫(huà)出， 但=0.5 的3 dB頻率是1.8 Hz，=1的 3 dB頻率是2.45 Hz， 故=0.709的線(xiàn)性近似值是2.07 Hz， 3 dB頻率約等于2.07 Hz，fn=608 kHz。,10.2.6 PLL集成電路介紹 PLL集成電路是現(xiàn)代頻率合成器的核心部件， 世界許多著名半導(dǎo)體公司都有此類(lèi)產(chǎn)品。下面給出SB3236(PE3236、 Q3236)芯片的例子供參考， 以使用戶(hù)了解其內(nèi)部結(jié)構(gòu)和使用方法。 SB3236是一種高性能 PLL 頻率綜合器集成電路，

36、內(nèi)含10/11 雙模前置分頻器、模/數(shù)選擇電路、M計(jì)數(shù)器、R 計(jì)數(shù)器、數(shù)據(jù)控制邏輯、鑒相器和鎖相檢測(cè)電路。R計(jì)數(shù)器和M 計(jì)數(shù)器的控制字可串行或并行接口在數(shù)據(jù)控制邏輯中編程，也可直接接口輸入。,該產(chǎn)品具有工作頻率寬(前置分頻器有源時(shí)， 工作頻率為200 MHz2.2 GHz； 前置分頻器旁無(wú)源時(shí)， 工作頻率為20220MHz)， 工作電壓低(3(5) V), 功耗小(75 mW), 工作溫度范圍寬(-55+125)， 非常好的相位噪聲特性和體積小(44 線(xiàn)方形扁平外殼封裝)等特點(diǎn)。它主要應(yīng)用于通信、 電子、 航空航天、 蜂窩/PCS 基站、 LMDS/MMDS/WLL 基站和地面系統(tǒng) SB323

37、6的原理框圖如圖 10 - 12所示， 其外形引腳如圖10-13 所示。,圖 10-12 SB3236的原理框圖,圖 10-13SB3236的外形引腳圖,1. 主分頻器通道 主分頻器通道由10/11 雙模前置分頻器、 模/數(shù)選擇電路、9bit M 計(jì)數(shù)器組成，按照用戶(hù)所定義的“M”和“A”計(jì)數(shù)器的整數(shù)值除以輸入頻率fi。Pre-en 設(shè)置為“0”時(shí)10/11 前置分頻器有源，Pre-en 設(shè)置為“1”時(shí)前置分頻器無(wú)源。主分頻器的輸出頻率fp與VCO 頻率fi的關(guān)系為 式中, AM1，M0。,(10-22),環(huán)路被鎖定時(shí)，fi與參考頻率fr 的關(guān)系為 由上面A 的限制可知: 若要獲得連續(xù)信道,

38、fi必須大于或等于90fr/(R+1)。M計(jì)數(shù)器的數(shù)據(jù)輸入為最小值“1”時(shí)，M 計(jì)數(shù)器的分頻比為2。直接接口時(shí)M計(jì)數(shù)器的輸入M7 和M8 置為“0”。 2. 參考分頻器通道 參考分頻器通道對(duì)參考頻率fr分頻獲得鑒相器的比較頻率fc，fc 是6bit R 計(jì)數(shù)器的輸出。,(10-23),(10-24) 式中, R0。 R計(jì)數(shù)器的數(shù)據(jù)輸入等于“0”時(shí)將使參考頻率fr 直通到鑒相器。直接接口時(shí)R計(jì)數(shù)器的輸入R4和R5置為“0”。,3. 鑒相器 鑒相器由主分頻器輸出fp 和參考分頻器輸出fc 的上升沿觸發(fā)，它有PD-U 和PD-D兩個(gè)輸出。如果fp 的頻率或相位超前fc，則PD-D輸出負(fù)脈沖，如果fc

39、的頻率或相位超前fp, 則PD-U 輸出負(fù)脈沖， 脈寬與fp 和fc 兩信號(hào)之間的相差成正比。PD-U 和PD-D脈沖信號(hào)驅(qū)動(dòng)有源低通濾波器，且產(chǎn)生控制VCO 頻率的調(diào)諧電壓。PD-U脈沖導(dǎo)致VCO 頻率增高，PD-D脈沖導(dǎo)致VCO 頻率降低。通過(guò)Cext可獲得鎖相檢測(cè)輸出LD。PD-U和PD-D兩輸出進(jìn)行邏輯“與非”且串接2k電阻， 得到Cext，Cext 外接旁路積分電容。在器件內(nèi)部，Cext還驅(qū)動(dòng)一個(gè)帶有開(kāi)路漏極輸出的倒相器，因而LD是PD-U和PD-D的邏輯“與”。,4. 寄存器編程 Enh1 時(shí)電路處于工作模式，Enh0 時(shí)電路處于測(cè)試工作狀態(tài)。數(shù)據(jù)輸入有三種模式: 并行接口、串行接

40、口和直接接口。 （1） 在工作模式下，Enh1。 并行接口。 當(dāng)Bmode0和S mode0 時(shí), 采用并行接口模式。 在并行接口模式下，并行輸入數(shù)據(jù)D70， 在M1-WR、 M2-WR、A-WR 上升沿分別將八位并行輸入數(shù)據(jù)D70鎖入主寄存器(Primary Register)中。在Hop-WR上升沿， 將主寄存器的值鎖入從寄存器(Slave Register)。,選用主或者從寄存器的值可迅速改變VCO 的頻率。FSELP用于選擇程控分頻器使用主寄存器或從寄存器的值，F(xiàn)SELP1時(shí)使用主寄存器，F(xiàn)SELP0時(shí)使用從寄存器。 串行接口。 B mode0 和S mode1 時(shí)為串行接口模式。當(dāng)E

41、-WR0 和S-WR0時(shí)，串行數(shù)據(jù)輸入端Sdata 輸入的數(shù)據(jù)在時(shí)鐘輸入Sclk 的上升沿逐次移入主寄存器，MSB(B0) 最先輸入， LSB（B19）最后輸入。在S-WR上升沿(Hop-WR=0)或者Hop-WR上升沿(S-WR=0) ,將主寄存器的值鎖入從寄存器。選用主或者從寄存器的值可迅速改變VCO的頻率。FSELS用于選擇程控分頻器使用主寄存器還是從寄存器的值，F(xiàn)SELS1 時(shí)使用主寄存器，F(xiàn)SELS0時(shí)使用從寄存器。 直接接口。 Bmode1時(shí)采用直接接口模式。 這時(shí)，計(jì)數(shù)器控制直接通過(guò)引腳輸入。在直接接口模式下，M計(jì)數(shù)器的M7與M8和R計(jì)數(shù)器的R4與R5在器件內(nèi)部設(shè)置為0。 (2)

42、 在測(cè)試模式下，Enh0。, 并行接口。 并行輸入數(shù)據(jù)D70在E-WR的上升沿鎖入測(cè)試寄存器（Enhance Register）。 串行接口。 當(dāng)E-WR1和S-WR0時(shí)，串行數(shù)據(jù)輸入端Sdata 輸入的數(shù)據(jù)在時(shí)鐘輸入Sclk 的上升沿逐次移入測(cè)試寄存器，MSB(B0)最先輸入，LSB（B7）最后輸入。測(cè)試寄存器也采用主從寄存器， 可防止在串行輸入時(shí)改變電路狀態(tài)。在E-WR的下降沿將測(cè)試寄存器中主寄存器的值鎖入從寄存器，所有控制字只有在Enh0 時(shí)才有效。,5. 參考電路圖 控制信號(hào)有三種連接形式：并行、串行、直接, 如圖10- 14 所示。 頻率合成器電路如圖10 - 15 所示。,圖 10

43、-14 三種控制信號(hào)的連接形式 (a) 并行； (b) 串行； (c) 直接,圖10 15 頻率合成器電路,6. 設(shè)計(jì)工具 Peregrine公司給出了系列芯片設(shè)計(jì)頻率合成器的計(jì)算軟件, 界面直觀, 使用方便, 主要是研究三個(gè)計(jì)數(shù)器M、A、 R的設(shè)置與VCO輸出頻率的關(guān)系。設(shè)計(jì)工具界面如圖10-16 所示。 軟件使用方法介紹如下： 步驟一: 開(kāi)啟程序， 選擇PE3236。 步驟二: 設(shè)置參考頻率，如10MHz或20 MHz等。 步驟三: 設(shè)置R計(jì)數(shù)器數(shù)值，輸入十進(jìn)制數(shù)即可。 步驟四: 設(shè)置頻率步長(zhǎng)。 步驟五: 設(shè)置VCO輸出頻率。 步驟六: 檢查頻譜儀輸出頻率是否鎖定在步驟五的頻率上。,圖 1

44、0-16 設(shè)計(jì)工具界面,10.3 直接數(shù)字頻率合成器DDS,1. 概述 圖10-17是AD9850內(nèi)部結(jié)構(gòu)。正弦查詢(xún)表是一個(gè)可編程只讀存儲(chǔ)器(PROM)， 儲(chǔ)存有一個(gè)或多個(gè)完整周期的正弦波數(shù)據(jù)， 在時(shí)鐘fc驅(qū)動(dòng)下，地址計(jì)數(shù)器逐步經(jīng)過(guò)PROM存儲(chǔ)器的地址， 地址中相應(yīng)的數(shù)字信號(hào)輸出到N位數(shù)/模轉(zhuǎn)換器(DAC)的輸入端，DAC輸出的模擬信號(hào)經(jīng)過(guò)低通濾波器(LPF)， 可得到一個(gè)頻譜純凈的正弦波。,圖 10-17 AD9850內(nèi)部結(jié)構(gòu),DDS系統(tǒng)編程控制輸出頻率的核心是相位累加器， 由一個(gè)加法器和一個(gè)N位相位寄存器組成， N一般為2432位。每來(lái)一個(gè)時(shí)鐘fc， 相位寄存器以步長(zhǎng)M增加。相位寄存器的輸

45、出與相位控制字相加， 然后輸入到正弦查詢(xún)表地址上。正弦查詢(xún)表包含一個(gè)周期正弦波的數(shù)字幅度信息， 每個(gè)地址對(duì)應(yīng)正弦波0360范圍的一個(gè)相位點(diǎn)。查詢(xún)表把輸入的地址相位信息映射成正弦波幅度信號(hào)， 驅(qū)動(dòng)DAC， 輸出模擬量。,相位寄存器每經(jīng)過(guò)2N/M個(gè)fc時(shí)鐘后回到初始狀態(tài)，相應(yīng)地，正弦查詢(xún)表經(jīng)過(guò)一個(gè)循環(huán)回到初始位置，整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期為T(mén)0=Tc2N/M，頻率為fout=Mfc/2N。相位累加器輸出N位并不全部加到查詢(xún)表， 而要截?cái)啵?僅留高端1315位。相位截?cái)鄿p小了查詢(xún)表長(zhǎng)度,但并不影響頻率分辨率,對(duì)最終輸出僅增加一個(gè)很小的相位噪聲。DAC分辨率一般比查詢(xún)表長(zhǎng)度小24

46、位。 AD9850輸出頻率分辨率接口控制簡(jiǎn)單,可以用8位并行口或串行口直接輸入頻率、相位等控制數(shù)據(jù)。,先進(jìn)的CMOS工藝使AD9850不僅性能指標(biāo)一流,而且功耗少,在3.3 V供電時(shí),功耗僅為155 mW。擴(kuò)展工業(yè)級(jí)溫度范圍為-40+85C,其封裝是28引腳的SSOP表面封裝,引腳排列見(jiàn)圖10-18。,圖 10-18 AD9850引腳圖,AD9850內(nèi)部有高速比較器,接到DAC濾波輸出端,就可直接輸出一個(gè)抖動(dòng)很小的脈沖序列,此脈沖輸出可用作ADC器件的采樣時(shí)鐘。AD9850用5位數(shù)據(jù)字節(jié)控制相位,允許相位按增量180,90,45,22.5,11.25移動(dòng)或?qū)@些值進(jìn)行組合。 AD9850有40

47、位寄存器,32位用于頻率控制,5位用于相位控制,1位用于電源休眠(Powerdown)功能,2位廠家用于保留測(cè)試控制。這40位控制字可通過(guò)并行方式或串行方式裝入到AD9850。在并行裝入方式中,通過(guò)8位總線(xiàn)D7D0將數(shù)據(jù)裝入寄存器,全部40位需重復(fù)5次。,在FQ-UD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率和相位及控制數(shù)據(jù)寄存器,從而更新DDS輸入頻率和相位,同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。接著在W-CLK上升沿裝入8位數(shù)據(jù),并把指針指向下一個(gè)輸入寄存器,連續(xù)5個(gè)W-CLK上升沿后,W-CLK的邊沿就不再起作用,直到復(fù)位信號(hào)或FQ-UD上升沿把地址指針復(fù)位到第一個(gè)寄存器。在串行裝入方式中

48、,W-CLK上升沿把25引腳(D7)的一位數(shù)據(jù)串行移入,移動(dòng)40位后,用一個(gè)FR-UD脈沖就可以更新輸出頻率和相位。圖10-19是AD9850高速DDS內(nèi)部細(xì)化及其各部分波形。,圖 10-19 DDS內(nèi)部波形關(guān)系,2. 應(yīng)用電路 1） 構(gòu)成時(shí)鐘發(fā)生器 圖10-20是用AD9850構(gòu)成的基本時(shí)鐘發(fā)生器電路。圖中DAC輸出IOUT 驅(qū)動(dòng) 200、42 MHz低通濾波器,而濾波器后面又接了一個(gè)200負(fù)載,使等效負(fù)載為100。濾波器除去了高于42 MHz的頻率, 濾波器輸出接到內(nèi)部比較器輸入端。DAC互補(bǔ)輸出電流驅(qū)動(dòng)100負(fù)載,DAC兩個(gè)輸出間的100 k分壓輸出被電容去耦后,用作內(nèi)部比較器的參考電壓。時(shí)鐘頻率由軟件控制鎖定到系統(tǒng)時(shí)鐘時(shí),AD9850構(gòu)成的時(shí)鐘發(fā)生器可以方便地提供這樣的時(shí)鐘。,圖 10-20 AD9850構(gòu)成時(shí)鐘發(fā)生器電路,2） 頻率和相位可調(diào)的本地振蕩器 圖10-21所示電路利用AD9850產(chǎn)生一個(gè)頻率和相位可調(diào)的正弦信號(hào)。