《內(nèi)存儲(chǔ)器接口》PPT課件.ppt

1、第四章 內(nèi)存儲(chǔ)器接口（6學(xué)時(shí)）,第四節(jié) 16位、32位及64位機(jī)存 儲(chǔ)器系統(tǒng),現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,第一節(jié) 內(nèi)存儲(chǔ)器件(2學(xué)時(shí)), 知 識(shí) 概 述 ,第二節(jié) 地址譯碼 (2學(xué)時(shí)),第三節(jié) 內(nèi)存儲(chǔ)器擴(kuò)展技術(shù) (2學(xué)時(shí)),第一節(jié) 內(nèi)存儲(chǔ)器件,4.1.1 內(nèi)存儲(chǔ)器概述,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),1.存儲(chǔ)器有兩種基本操作讀和寫(xiě)。 2. 所有的存儲(chǔ)芯片都設(shè)有地址引腳、數(shù)據(jù)引腳、讀、寫(xiě) 控制腳及片選腳。,4.1.2 內(nèi)存儲(chǔ)器的分類(lèi),退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),內(nèi)存儲(chǔ)器,ROM,雙極RAM MOS型RAM 掩模式ROM 可編程的ROM 可擦除PROM,RAM,SRAM DRAM EPROM EERO

2、M,4.1.2,一、隨機(jī)存取存儲(chǔ)器RAM 1. 雙極型RAM 雙極型RAM的主要特點(diǎn)： 存取時(shí)間短，通常為幾納秒到幾十納秒； 其集成度低、功耗大，而且價(jià)格也較高。 2. MOS型RAM 用MOS器件構(gòu)成的RAM又可分為SRAM和DRAM。,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),4.1.2,二、只讀存儲(chǔ)器ROM 1. 掩模式只讀存儲(chǔ)器 這種芯片存儲(chǔ)的信息穩(wěn)定，成本最低。適用于存放一 些可批量生產(chǎn)的固定不變的程序或數(shù)據(jù)。 2. 可編程ROM 用戶(hù)可以讀出其內(nèi)容，但再也無(wú)法改變它的內(nèi)容。 3. 可擦除的PROM 可擦除的PROM芯片因其擦除的方式不同可分為兩類(lèi)。 （1）一是通過(guò)是紫外線(xiàn)照射來(lái)擦除，這種用紫外線(xiàn)

3、擦除 的PROM稱(chēng)為EPROM （2）另外一種是通過(guò)電的方法來(lái)擦除，這種PROM稱(chēng)為EEPROM芯片內(nèi)容擦除后仍可以重新對(duì)它進(jìn)行編程，寫(xiě)入新的內(nèi)容。擦除和重新編程都可以多次進(jìn)行。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.3 存儲(chǔ)器芯片的主要技術(shù)指標(biāo),1. 存儲(chǔ)容量 存儲(chǔ)器芯片的存儲(chǔ)容量用“存儲(chǔ)單元個(gè)數(shù)每存儲(chǔ)單元的位數(shù)”來(lái)表示。當(dāng)計(jì)算機(jī)的內(nèi)存確定后，選用容量大的芯片則可以少用幾片，這樣不僅使電路連接簡(jiǎn)單，而且功耗也可以降低。 2. 存取時(shí)間和存取周期 存取時(shí)間又稱(chēng)存儲(chǔ)器訪問(wèn)時(shí)間，即啟動(dòng)一次存儲(chǔ)器操作（讀或?qū)懀┑酵瓿稍摬僮魉枰臅r(shí)間。CPU在讀寫(xiě)存儲(chǔ)器時(shí)，其讀寫(xiě)時(shí)間必須大于存儲(chǔ)器芯片的額定存取時(shí)間。

4、如果不能滿(mǎn)足這一點(diǎn)，微型機(jī)則無(wú)法正常工作。 存取周期是連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間。若令存取時(shí)間為tA，存取周期為T(mén)C，則二者的關(guān)系為T(mén)CtA。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.3,3. 可靠性 目前所用的半導(dǎo)體存儲(chǔ)器芯片的平均故障間隔時(shí)間約為5l06l108小時(shí)左右。 4. 功耗 使用功耗低的存儲(chǔ)器芯片構(gòu)成存儲(chǔ)系統(tǒng)，不僅可以減少對(duì)電源容量的要求，而且還可以提高存儲(chǔ)系統(tǒng)的可靠性。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.4 隨機(jī)存取存儲(chǔ)器的存儲(chǔ)元及外部特性,一、靜態(tài)存儲(chǔ)器 1. SRAM的存儲(chǔ)元 靜態(tài)RAM的基本存儲(chǔ)電路（即存儲(chǔ)元）一般是由6個(gè)MOS管組成的雙穩(wěn)態(tài)電路，如圖4

5、.1所示。 2. SRAM的外部特性 6264芯片是一個(gè)8K8bit的CMOS SRAM芯片，其引腳如圖4.2所示。 A0Al2:13根地址信號(hào)線(xiàn)。一個(gè)存儲(chǔ)芯片上地址線(xiàn)的多少?zèng)Q定了該芯片有多少個(gè)存儲(chǔ)單元。通常這13根地址線(xiàn)通常接到系統(tǒng)地址總線(xiàn)的低13位上，以便CPU能夠?qū)ぶ沸酒系母鱾€(gè)單元。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.4,D0D7:8根雙向數(shù)據(jù)線(xiàn)。對(duì)SRAM芯片來(lái)講，數(shù)據(jù)線(xiàn)的根數(shù)決定了芯片上每個(gè)存儲(chǔ)單元的二進(jìn)制位數(shù)。使用時(shí)，這8根數(shù)據(jù)線(xiàn)與系統(tǒng)的數(shù)據(jù)總線(xiàn)相連。 CS1 、CS2：片選信號(hào)線(xiàn)。 OE：輸出允許信號(hào)。只有當(dāng)為低電平時(shí)，CPU才能夠從芯片中讀出數(shù)據(jù)，通常與系統(tǒng)總線(xiàn)的MEMW相

6、連。 WE：寫(xiě)允許信號(hào)。當(dāng)WE為低電平時(shí)，允許數(shù)據(jù)寫(xiě)入芯片，通常與系統(tǒng)總線(xiàn)的MEMW相連。 其它引腳：Vcc為+5V電源，GND是接地端，NC表示空端。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.4,二、動(dòng)態(tài)存儲(chǔ)器 1. DRAM的存儲(chǔ)元 單管動(dòng)態(tài)存儲(chǔ)元電路如圖4.3所示。 2. DRAM的外部特性 圖4.4所示為2164A的引腳圖，其引腳功能如下： A0A7：地址輸入線(xiàn)。DRAM芯片在構(gòu)造上的特點(diǎn)是芯片上的地址引腳是復(fù)用的。兩次送到芯片上去的地址分別稱(chēng)為行地址和列地址。在相應(yīng)的鎖存信號(hào)控制下，它們被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器中。 DIN和DOUT：芯片的數(shù)據(jù)輸入、輸出線(xiàn)。 RAS：

7、行地址鎖存信號(hào)。 CAS：列地址鎖存信號(hào)。 WE：寫(xiě)允許信號(hào)。當(dāng)它為低電平時(shí)，允許將數(shù)據(jù)寫(xiě)入。反之，當(dāng)WE=l時(shí)，可以從芯片讀出數(shù)據(jù)。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.5 只讀存儲(chǔ)器的存儲(chǔ)元及外部特性,一、EPROM 1. EPROM的存儲(chǔ)元 它的基本存儲(chǔ)單元的結(jié)構(gòu)和工作原理如圖4.5所示。 2. EPROM的外部特性 27256的外部引腳如圖4.6所示，這是一塊32K8bit的EPROM芯片，27256各引腳如下： A0Al4：l5根地址輸入線(xiàn)。 D0D7：8根雙向數(shù)據(jù)線(xiàn)。 CE ：選片信號(hào)，低電平有效。 OE ：輸出允許信號(hào)，低電平有效。當(dāng)OE=0時(shí)，芯片中的數(shù)據(jù)可由D0D7端輸出。

8、Vpp：編程電壓輸入端。編程時(shí)應(yīng)在該端加上編程高電壓，不同的芯片對(duì)VPP的值要求的不一樣，可以是+12.5V，+15V，+21V，+25V等。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.1.5,二、EEPROM 1. EEPROM的存儲(chǔ)元 E2PROM存儲(chǔ)元的結(jié)構(gòu)示意圖如圖4.7所示。 2. EEPROM的外部特性 NMC98C64A為8K8位的EEPROM，其引腳如圖4.8所示。其中： A0A12：13根地址線(xiàn)。 D0D7：8條數(shù)據(jù)線(xiàn)。 CE：選片信號(hào)，低電平有效。 OE ：輸出允許信號(hào)，低電平有效。 WE：寫(xiě)允許信號(hào)，低電平有效。 READY/BUSY：狀態(tài)輸出端。98C64A正在執(zhí)行編程寫(xiě)入時(shí)，此

9、管腳為低電平。寫(xiě)完后，此管腳變?yōu)楦唠娖健Ｒ驗(yàn)檎趯?xiě)入當(dāng)前數(shù)據(jù)時(shí)，98C64A不接收CPU送來(lái)的下一個(gè)數(shù)據(jù)，所以CPU可以通過(guò)檢查此管腳的狀態(tài)來(lái)判斷寫(xiě)操作是否結(jié)束。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,第二節(jié) 地址譯碼,CPU輸出的地址引腳如何與存儲(chǔ)芯片的地址連接呢？通常將CPU的地址引腳與同名的存儲(chǔ)芯片的地址引腳直接相連，CPU剩余的地址引腳，也即高位地址通過(guò)譯碼連接存儲(chǔ)芯片的片選端。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.2.1 地址譯碼方式,存儲(chǔ)器的地址譯碼方式可以分為兩種，一種稱(chēng)為全地址譯碼，另一種稱(chēng)為部分地址譯碼。 一、全地址譯碼方式 所謂全地址譯碼，就是構(gòu)成存儲(chǔ)器時(shí)要使用全部地址總線(xiàn)信號(hào)，即所有的

10、高位地址信號(hào)用來(lái)作為譯碼器的輸入，低位地址信號(hào)接存儲(chǔ)芯片的地址輸入線(xiàn)，從而使得存儲(chǔ)器芯片上的每一個(gè)單元在整個(gè)內(nèi)存空間中具有唯一的一個(gè)地址。 如圖4.9所示。這是一片SRAM 6264與8086/8088系統(tǒng)的連接圖?？梢钥闯?，只要A19A13為以下二進(jìn)制位時(shí)，就可訪問(wèn)6264存儲(chǔ)單元，具體哪一個(gè)存儲(chǔ)單元由低13位（A12A0）決定。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.2.1,0111 101 該片6264的地址范圍為： 0111 1010 0000 0000 0000=3E000H 到 0011 1111 1111 1111 1111=3FFFFH 若將圖4.9中的“與非”門(mén)改為“或”門(mén)，如圖4

11、.10所示，則6264的地址范圍就變成84000H85FFFH。 二、部分地址譯碼方式 顧名思義，部分地址譯碼就是僅把地址總線(xiàn)的一部分地址信號(hào)線(xiàn)與存儲(chǔ)器連接，通常是用高位地址信號(hào)的一部分（而不是全部）作為片選譯碼信號(hào)，圖4.11就是一個(gè)部分地址譯碼的例子。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.2.1,從圖4.11可以看出，A19A0為以下二進(jìn)制位時(shí)，就可訪問(wèn)6264存儲(chǔ)單元。 1111 1 低13位可取0 0000 0000 00001 1111 1111 1111，所以該片的地址范圍為： 1111 10 0000 0000 00001111 11 1111 1111 1111 當(dāng)A14 A13=

12、00：1111 1000 0000 0000 0000=F8000H 到 1111 1001 1111 1111 1111=F9FFFH 當(dāng)A14 A13=01：FA000HFBFFFH 當(dāng)A14 A13=10：FC000HFDFFFH 當(dāng)A14 A13=11：FE000HFFFFFH 按這種地址譯碼方式，芯片占用的這4個(gè)8KB的區(qū)域決不可再分配給其它芯片。否則，會(huì)造成總線(xiàn)競(jìng)爭(zhēng)而使微機(jī)無(wú)法正常工作。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.2.2 常用的譯碼器件,一、3-8線(xiàn)譯碼器 集成電路器件中有不少專(zhuān)用譯碼器，其中74LS138經(jīng)常作為存儲(chǔ)器的譯碼器件，其引腳圖如圖4.12所示。 它的真值表如表4

13、.1所示。 例如，以8088為CPU的微型計(jì)算機(jī)系統(tǒng)，其RAM系統(tǒng)由8片6264組成，要求存儲(chǔ)范圍為50000H5FFFFH。利用74LS138作為譯碼器件，采用全譯碼，其連接圖如圖4.13所示。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.2.2,二、PROM地址譯碼 圖4.14描述了用82S147 PROM（5128）代替圖4.14的74LS138譯碼器。 表4.2描述了編程到每個(gè)PROM單元的二進(jìn)制值。由于一塊新的PROM單元都為邏輯1，所以256個(gè)單元中只需寫(xiě)入8個(gè)單元。 三、PAL可編程譯碼器 圖4.15描述了用PAL16L8代替圖4.14PROM譯碼。 其編程程序如下：,現(xiàn)代計(jì)算機(jī)接口技術(shù),退

14、 出,4.2.2,CHIPDECODER PAL16L8 ;pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND ;pins 11 12 13 14 15 16 17 18 19 20 NC O8 O7 O6 O5 O4 O3 O2 O1 VCC EQUATIONS /O1=/A19*A18*/A17*A16*/A15*/A14*/A13 /O2=/A19*A18*/A17*A16*/A15*/A14*A13 /O3=/A19*A18*/A17*A16*/A15*A14*/A13 /O4=/A19*A18*/A17*A1

15、6*A15*/A14*/A13 /O5=/A19*A18*/A17*A16*/A15*A14*A13 /O6=/A19*A18*/A17*A16*A15*/A14*A13 /O7=/A19*A18*/A17*A16*A15*A14*/A13 /O8=/A19*A18*/A17*A16*A15*A14*A13,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,第三節(jié) 內(nèi)存儲(chǔ)器擴(kuò)展技術(shù),4.3.1 存儲(chǔ)容量的位擴(kuò)展,單個(gè)存儲(chǔ)芯片字長(zhǎng)就不能滿(mǎn)足要求，這時(shí)就需要進(jìn)行位擴(kuò)展，以滿(mǎn)足字長(zhǎng)的要求。 位擴(kuò)展的電路連接方法是：將每個(gè)存儲(chǔ)芯片的地址線(xiàn)和控制線(xiàn)（包括選片信號(hào)線(xiàn)、讀/寫(xiě)信號(hào)線(xiàn)等）全部同名接在一起，而將它們的數(shù)據(jù)線(xiàn)分別引出連

16、接至數(shù)據(jù)總線(xiàn)的不同位上。 其連接方法如圖4.16所示。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.3.2 存儲(chǔ)容量的字?jǐn)U展,字?jǐn)U展是對(duì)存儲(chǔ)器容量的擴(kuò)展。 字?jǐn)U展的電路連接方法是：將每個(gè)芯片的地址信號(hào)、數(shù)據(jù)信號(hào)和讀/寫(xiě)信號(hào)等控制信號(hào)線(xiàn)同名全部接在一起，只將選片端分別引出到地址譯碼器的不同輸出端，即用片選信號(hào)來(lái)區(qū)別各個(gè)芯片的地址。其連接示意圖如圖4.17所示。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.3.3 存儲(chǔ)容量的字位擴(kuò)展,在構(gòu)成一個(gè)實(shí)際的存儲(chǔ)器時(shí)，往往需要同時(shí)進(jìn)行位擴(kuò)展和字?jǐn)U展才能滿(mǎn)足存儲(chǔ)容量的需求。擴(kuò)展時(shí)需要的芯片數(shù)量可以這樣計(jì)算：要構(gòu)成一個(gè)容量為MN位的存儲(chǔ)器，若使用pk位的芯片（pM,kN），則構(gòu)成這個(gè)

17、存儲(chǔ)器需要(M/p）(N/k)個(gè)這樣的存儲(chǔ)器芯片。 例6-1 用Intel 2164構(gòu)成容量為128KB的內(nèi)存。 分析：由于2164是64K1的芯片，所以首先要進(jìn)行位擴(kuò)展。用8片2164組成64KB的內(nèi)存模塊，然后再用兩組這樣的模塊進(jìn)行字?jǐn)U展。所需的芯片數(shù)為（128/64）（8/1）=16片。 連接示意圖如圖4.18所示。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.3.3,綜上所述，存儲(chǔ)器容量的擴(kuò)展可以分為3步： 第一，選擇合適的芯片； 第二，根據(jù)要求將芯片“多片并連”進(jìn)行位擴(kuò)展，設(shè)計(jì)出滿(mǎn)足字長(zhǎng)要求的存儲(chǔ)模塊； 第三，將多組串聯(lián)，對(duì)存儲(chǔ)模塊進(jìn)行字?jǐn)U展，構(gòu)成符合要求的存儲(chǔ)器系統(tǒng)。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退

18、出,第四節(jié) 16位、32位及64位機(jī)存儲(chǔ)器系統(tǒng),4.4.1 16位機(jī)的存儲(chǔ)系統(tǒng),存儲(chǔ)系統(tǒng)分為兩個(gè)存儲(chǔ)體，如圖4.19所示。 對(duì)于16位的CPU為此也都設(shè)置了用于存儲(chǔ)體選擇的兩個(gè) 控制 信號(hào)和。表4.3描述了這兩個(gè)引腳和所選擇的存儲(chǔ)體。 在Intel系列的CPU通過(guò)產(chǎn)生獨(dú)立的寫(xiě)信號(hào)來(lái)選擇每個(gè)存 儲(chǔ)體的寫(xiě)操作，如圖4.20所示。 圖4.21描述了一個(gè)8086存儲(chǔ)系統(tǒng)的連接圖。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,4.4.2 32位機(jī)的存儲(chǔ)系統(tǒng),對(duì)于32位機(jī)的存儲(chǔ)系統(tǒng)分為4個(gè)存儲(chǔ)體，如圖4.22所示。 32位的CPU都設(shè)置了用于選擇存儲(chǔ)體的信號(hào)、和。每個(gè)存儲(chǔ)體的獨(dú)立的寫(xiě)信號(hào)如圖4.23所示。,現(xiàn)代計(jì)算機(jī)接口

19、技術(shù),退 出,4.4.3 64位機(jī)的存儲(chǔ)系統(tǒng),對(duì)于64位機(jī)的存儲(chǔ)系統(tǒng)分為8個(gè)存儲(chǔ)體，如圖4.24所示。 64位的CPU都設(shè)置了用于選擇存儲(chǔ)體的信號(hào)、和。每個(gè)存儲(chǔ)體的獨(dú)立的寫(xiě)信號(hào)如圖4.25所示。,現(xiàn)代計(jì)算機(jī)接口技術(shù),退 出,圖4.1 靜態(tài)RAM的存儲(chǔ)電路,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.2 SRAM 6264外部腳圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.3 單管動(dòng)態(tài)存儲(chǔ)元的電路,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.4 2164A外部引腳圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.4 2164A外部引腳圖,圖4.5 EPROM存儲(chǔ)單元示意圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.6 EPROM 27256引腳圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.7 E2PROM存儲(chǔ)元結(jié)構(gòu)示意圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.8 NMC98C64A引腳圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.9 4.10,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.9 4.10,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.11 部分地址譯碼連接圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),圖4.12 74LS138引腳圖,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),表4.1 74 LS138真值表,退 出,現(xiàn)代計(jì)算機(jī)接口技術(shù),*G2=G2A+G2B H=hi