PCF8591中文數(shù)據(jù)手冊(cè)要點(diǎn)

1、 PCF8591 8位A/D和D/A轉(zhuǎn)換器 1、特性 z單電源供電 z工作電壓：2.5 V 6 V z待機(jī)電流低 ? I2C總線串行輸入/輸出 z通過(guò) 3個(gè)硬件地址引腳編址 z采樣速率取決于 I2C總線速度 ? 4個(gè)模擬輸入可編程為單端或差分輸入 z自動(dòng)增量通道選擇 z模擬電壓范圍：VSSVDD z片上跟蹤與保持電路 ? 8位逐次逼近式 A/D轉(zhuǎn)換 z帶一個(gè)模擬輸出的乘法 DAC 2、應(yīng)用 z閉環(huán)控制系統(tǒng) z用于遠(yuǎn)程數(shù)據(jù)采集的低功耗轉(zhuǎn)換器 z電池供電設(shè)備 z在汽車、音響和 TV應(yīng)用方面的模擬數(shù)據(jù)采集 3、概述 PCF8591是單片、單電源低功耗 8位 CMOS數(shù)據(jù)采集器件，具有 4個(gè)模擬輸入、

2、一個(gè)輸出和一個(gè)串行 I2C總線接口。3個(gè)地址引腳 A0、A1和 A2用于編程硬件地址，允許將最多 8個(gè)器件連接至 I2C總線而不需要額外硬件。器件的地址、控制和數(shù)據(jù)通過(guò)兩線雙向 I2C總線傳輸。器件功能包括多路復(fù)用模擬輸入、片上跟蹤和保持功能、 8位模數(shù)轉(zhuǎn)換和 8位數(shù)模擬轉(zhuǎn)換。最大轉(zhuǎn)換速率取決于 I2C總線的最高速率。 4、訂貨信息5、內(nèi)部框圖圖 1 內(nèi)部框圖 6、引腳圖 2 引腳圖 (DIP16). 7、功能描述 7.1 地址 I2C總線系統(tǒng)中的每一片 PCF8591通過(guò)發(fā)送有效地址到該器件來(lái)激活。該地址包括固定部分和可編程部分?？删幊滩糠直仨毟鶕?jù)地址引腳 A0、A1和 A2來(lái)設(shè)置。在 I2

3、C總線協(xié)議中地址必須是起始條件后作為第一個(gè)字節(jié)發(fā)送。地址字節(jié)的最后一位是用于設(shè)置以后數(shù)據(jù)傳輸方向的讀 /寫位。（見(jiàn)圖 4、 16、17）圖 4 地址 7.2 控制字發(fā)送到 PCF8591的第二個(gè)字節(jié)將被存儲(chǔ)在控制寄存器，用于控制器件功能?？刂萍拇嫫鞯母甙胱止?jié)用于允許模擬輸出，和將模擬輸入編程為單端或差分輸入。低半字節(jié)選擇一個(gè)由高半字節(jié)定義的模擬輸入通道（見(jiàn)圖 5）。如果自動(dòng)增量（auto-increment）標(biāo)志置 1，每次 A/D轉(zhuǎn)換后通道號(hào)將自動(dòng)增加。如果自動(dòng)增量（auto-increment）模式是使用內(nèi)部振蕩器的應(yīng)用中所需要的，那么控制字中模擬輸出允許標(biāo)志應(yīng)置 1。這要求內(nèi)部振蕩器持續(xù)

4、運(yùn)行，因此要防止振蕩器啟動(dòng)延時(shí)的轉(zhuǎn)換錯(cuò)誤結(jié)果。模擬輸出允許標(biāo)志可以在其他時(shí)候復(fù)位以減少靜態(tài)功耗。選擇一個(gè)不存在的輸入通道將導(dǎo)致分配最高可用的通道號(hào)。所以，如果自動(dòng)增量（auto-increment）被置 1，下一個(gè)被選擇的通道將總是通道 0。兩個(gè)半字節(jié)的最高有效位（即 bit 7和 bit 3）是留給未來(lái)的功能，必須設(shè)置為邏輯 0?？刂萍拇嫫鞯乃形辉谏想姀?fù)位后被復(fù)位為邏輯 0。D/A轉(zhuǎn)換器和振蕩器在節(jié)能時(shí)被禁止。模擬輸出被切換到高阻態(tài)。圖 5 控制字 7.3 D/A轉(zhuǎn)換發(fā)送給 PCF8591的第三個(gè)字節(jié)被存儲(chǔ)到 DAC數(shù)據(jù)寄存器，并使用片上 D/A轉(zhuǎn)換器轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓。這個(gè) D/A轉(zhuǎn)換

5、器由連接至外部參考電壓的具有 256個(gè)接頭的電阻分壓電路和選擇開(kāi)關(guān)組成。接頭譯碼器切換一個(gè)接頭至 DAC輸出線（見(jiàn)圖 6）。模擬輸出電壓由自動(dòng)清零單位增益放大器緩沖。這個(gè)緩沖放大器可通過(guò)設(shè)置控制寄存器的模擬輸出允許標(biāo)志來(lái)開(kāi)戶或關(guān)閉。在激活狀態(tài)，輸出電壓將保持到新的數(shù)據(jù)字節(jié)被發(fā)送。圖 6 DAC電阻電路片上 D/A轉(zhuǎn)換器也可用于逐次逼近 A / D轉(zhuǎn)換（successive approximation A/D conversion）。為釋放用于 A/D轉(zhuǎn)換周期的 DAC，單位增益放大器還配備了一個(gè)跟蹤和保持電路。在執(zhí)行 A/D轉(zhuǎn)換時(shí)該電路保持輸出電壓。提供給模擬輸出 AOUT的輸出電壓由圖 7中

6、的公式給出。D/A轉(zhuǎn)換順序的波形見(jiàn)圖 8。圖 7 DAC數(shù)據(jù)寄存器和 D/A轉(zhuǎn)換特性圖 8 D/A轉(zhuǎn)換順序 7.4 A/D 轉(zhuǎn)換 A/D轉(zhuǎn)換器采用逐次逼近轉(zhuǎn)換技術(shù)。在 A/D轉(zhuǎn)換周期將臨時(shí)使用片上 D/A轉(zhuǎn)換器和高增益比較器。一個(gè) A/D轉(zhuǎn)換周期總是開(kāi)始于發(fā)送一個(gè)有效讀模式地址給 PCF8591之后。A/D轉(zhuǎn)換周期在應(yīng)答時(shí)鐘脈沖的后沿被觸發(fā)，并在傳輸前一次轉(zhuǎn)換結(jié)果時(shí)執(zhí)行（見(jiàn)圖 9）。一旦一個(gè)轉(zhuǎn)換周期被觸發(fā)，所選通道的輸入電壓采樣將保存到芯片并被轉(zhuǎn)換為對(duì)應(yīng)的 8位二進(jìn)制碼。取自差分輸入的采樣將被轉(zhuǎn)換為 8位二進(jìn)制補(bǔ)碼。（見(jiàn)圖 10和圖 11）轉(zhuǎn)換結(jié)果被保存在 ADC數(shù)據(jù)寄存器等待傳輸。如果自動(dòng)增

7、量標(biāo)志被置 1，將選擇下一個(gè)通道。在讀周期傳輸?shù)牡谝粋€(gè)字節(jié)包含前一次讀周期的轉(zhuǎn)換結(jié)果代碼。以上電復(fù)位之后讀取的第一個(gè)字節(jié)是 0x80。I2C總線協(xié)議的讀周期如圖 8、圖 16和圖 17。最高 A/D轉(zhuǎn)換速率取決于實(shí)際的 I2C總線速度。圖 9 A/D轉(zhuǎn)換順序圖 11差分輸入的 A/D轉(zhuǎn)換特性 7.5 參考電壓對(duì) D/A和 A/D轉(zhuǎn)換，穩(wěn)定的參考電壓和電源電壓必須提供給電阻分壓電路（引腳 VREF和 AGND）。 AGND引腳必須連接到系統(tǒng)模擬地，并應(yīng)該有一個(gè)參考 VSS的直流偏置。低頻可應(yīng)用于 VREF和 AGND引腳。這允許 D / A轉(zhuǎn)換器作為一象限乘法器使用；見(jiàn)第 15章和圖 7。 A

8、/ D轉(zhuǎn)換器也可以用作一個(gè)或兩個(gè)象限模擬除法。模擬輸入電壓除以參考電壓。其結(jié)果被轉(zhuǎn)換為二進(jìn)制碼。在這種應(yīng)用中，用戶必須保持在轉(zhuǎn)換周期的參考電壓穩(wěn)定。 7.6 振蕩器片上振蕩器產(chǎn)生 A/D轉(zhuǎn)換周期和刷新自動(dòng)清零緩沖放大器需要的時(shí)鐘信號(hào)。在使用這個(gè)振蕩器時(shí) EXT引腳必須連接到 VSS。在 OSC引腳振蕩頻率是可用的。如果 EXT引腳被連接到 VDD，振蕩輸出 OSC將切換到高阻態(tài)以允許用戶連接外部時(shí)鐘信號(hào)至 OSC。 8、I2C總線特性I2C總線是不同的 IC或模塊之間的雙向兩線通信。這兩條線是串行數(shù)據(jù)線（SDA）和串行時(shí)鐘線（SCL）。這兩條線必須通過(guò)上拉電路連接至正電源。數(shù)據(jù)傳輸只能在總線不

9、忙時(shí)啟動(dòng)。 8.1 位傳輸一個(gè)數(shù)據(jù)位在每一個(gè)時(shí)鐘脈沖期間傳輸。SDA線上的數(shù)據(jù)必須在時(shí)鐘脈沖的高電壓期間保持穩(wěn)定，這個(gè)期間數(shù)據(jù)線上的改變將被當(dāng)作控制信號(hào)。圖 12位傳輸 8.2 開(kāi)始或停止條件數(shù)據(jù)和時(shí)鐘線在總不忙時(shí)保持高電平。在時(shí)鐘為高電平時(shí)，數(shù)據(jù)線上的一個(gè)由高到低的變化被定義為開(kāi)始條件。時(shí)鐘為高電平時(shí)，數(shù)據(jù)線上的一個(gè)由低到高的變化被定義為停止條件。圖 13開(kāi)始和停止條件定義 8.3 系統(tǒng)配置產(chǎn)生信息的器件稱作“發(fā)送機(jī)”，接收信息的器件稱作“接收機(jī)”?？刂菩畔⒌钠骷Q作“主機(jī)”，被控制的器件稱作“從機(jī)”。圖 14系統(tǒng)配置8.4 應(yīng)答在開(kāi)始和停止條件之間從發(fā)送機(jī)傳輸?shù)浇邮諜C(jī)的數(shù)據(jù)字節(jié)數(shù)是沒(méi)有限制

10、的。每個(gè) 8位數(shù)據(jù)字節(jié)之后緊跟著一個(gè)應(yīng)答位。應(yīng)答位是由發(fā)送機(jī)放在總線的一個(gè)高電平，而主機(jī)也產(chǎn)生一個(gè)額外的與應(yīng)答有關(guān)的時(shí)鐘脈沖。地址匹配的從接收機(jī)必須在接收每個(gè)字節(jié)后產(chǎn)生一個(gè)應(yīng)答。然而主機(jī)在接收到每個(gè)已經(jīng)被從發(fā)送機(jī)終止的字節(jié)后必須產(chǎn)生一個(gè)應(yīng)答。在應(yīng)答時(shí)鐘脈沖期間，應(yīng)答的器件必須將 SDA線拉低，因此在應(yīng)答相應(yīng)的時(shí)鐘脈沖的高電平期間， SDA線必須保持穩(wěn)定的低電平。在由從機(jī)終止的最后一個(gè)字節(jié)，主接收機(jī)必須通過(guò)產(chǎn)生一個(gè)低電平應(yīng)答向發(fā)送機(jī)發(fā)出一個(gè)數(shù)據(jù)結(jié)束信號(hào)，這樣發(fā)送機(jī)必須將數(shù)據(jù)線拉高以允許主機(jī)產(chǎn)生停止條件。圖 15 I2C總線應(yīng)答 8.5 I2C總線協(xié)議在開(kāi)始條件后一個(gè)有效的硬件地址必須發(fā)送至 PCF8591。讀/寫位定義了以后單個(gè)或多個(gè)字節(jié)數(shù)據(jù)傳輸?shù)姆较颉ｉ_(kāi)始條件、停止條件和應(yīng)答位的格式和定時(shí)參考 I2C總線特性。在寫模式，數(shù)據(jù)傳輸通過(guò)發(fā)送下一個(gè)數(shù)據(jù)傳輸?shù)耐Ｖ箺l件或開(kāi)始條件來(lái)結(jié)束。圖 16寫模式的總線協(xié)議， D/A轉(zhuǎn)換圖 17讀模式的總線協(xié)議， A/