計算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：3_7用中規(guī)模集成邏輯設(shè)計時序邏輯電路new_第1頁
計算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：3_7用中規(guī)模集成邏輯設(shè)計時序邏輯電路new_第2頁
計算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：3_7用中規(guī)模集成邏輯設(shè)計時序邏輯電路new_第3頁
計算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：3_7用中規(guī)模集成邏輯設(shè)計時序邏輯電路new_第4頁
計算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：3_7用中規(guī)模集成邏輯設(shè)計時序邏輯電路new_第5頁
已閱讀5頁，還剩8頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

3.7 用中規(guī)模集成邏輯電路設(shè)計時序邏輯電路,一個時序邏輯電路包含組合邏輯網(wǎng)絡(luò)和存儲單元兩大部分，其中組合邏輯網(wǎng)絡(luò)部分可用譯碼器、數(shù)據(jù)選擇器或其他組合網(wǎng)絡(luò)模塊實現(xiàn)，而存儲單元部分則用計數(shù)器、移位寄存器或通用寄存器等實現(xiàn)。,對于簡單狀態(tài)圖，其實現(xiàn)方法是： 用計數(shù)器、移位寄存器或通用寄存器等實現(xiàn)狀態(tài)循環(huán)， 用譯碼器、數(shù)據(jù)選擇器或其他門網(wǎng)絡(luò)模塊等實現(xiàn)電路的外輸出和其他組合邏輯部分。,數(shù)據(jù)寄存器可以實現(xiàn)同步時序邏輯的一般狀態(tài)存儲單元,計數(shù)器可以實現(xiàn)同步時序邏輯的循環(huán)狀態(tài)圖移位寄存器可以實現(xiàn)判斷轉(zhuǎn)移、分支狀態(tài)圖,3.8 可編程邏輯器件及其應(yīng)用,3.8.1 CPLD簡介,

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論