EDA技術第二章FPGACPLD結構與應用.ppt

1、EDA技術,主講：牛軍浩,第二章 FPGA/CPLD結構與應用,2.1 PLD的分類 2.2 簡單PLD原理 2.3 CPLD結構與工作原理 2.4 FPGA結構與工作原理 2.5 硬件測試 2.6 PLD產品 2.7 編程與配置,教學目的,掌握CPLD/FPGA的結構及工作原理 掌握CPLD/FPGA的配置和編程方法,基本PLD器件的原理結構,輸入 緩沖 電路,與 陣 列,或 陣 列,輸出 緩沖 電路,數字電路系統(tǒng)都是由與門、非門、或門、傳輸門等基本門來構成,2.1 PLD的分類,由基本門可以構成兩類數字電路：,組合電路： 在邏輯上輸出總是當前輸入狀態(tài)的函數。,時序電路： 輸出是當前系統(tǒng)狀態(tài)

2、與當前輸入狀態(tài)的函數。,2.1 PLD的分類,按集成度分：,2.1 PLD的分類,2.1 PLD的分類,按結構分：,乘積項結構 基本結構為“與-或”陣列的器件 PLDCPLD 查找表結構 由查找表組成可編程門，再構成陣列 FPGA,2.1 PLD的分類,按編程工藝分：,熔絲（Fuse）型器件 反熔絲（Anti-Fuse）型器件 EPROM型器件 EEPROM型器件 SRAM型器件 Flash型器件,2.2 PLD原理,1. 電路符號表示：,非門,與門,或門,異或門,2.2 PLD原理,2. 電路結構表示：,2.2 PLD原理,3. PROM,地址譯碼部分,PROM存儲單元陣列,輸出緩沖部分,與

3、陣列固定,或陣列可編程,包含所有輸入的最小項 利用率低,2.2 PLD原理,4. PLA,與陣列可編程,或陣列可編程,不需要包含輸入變量的每個最小項,需要化簡成最簡的與或表達式,算法復雜，速度下降,2.2 PLD原理,5. PAL,與陣列可編程,或陣列固定,簡化了設計算法,提高了運行速度,熔絲工藝生產，一次編程，修改不方便,2.2 PLD原理,6. GAL （General Array Logic）,EEPROM工藝 或陣列固定 與陣列可編程 OLMC（Output Logic Macro Cell） 專用組合輸出、專用輸入、組合輸出雙向口，寄存器輸出、寄存器I/O等 結構圖參看P35，圖3-

4、18,2.3 CPLD工作原理與結構,1. PLD器件的缺點 陣列規(guī)模小，資源少 片內寄存器資源不足，難構成時序電路 I/O不靈活 編程不方便,2. CPLD器件的結構 CPLD（Complex PLD） 邏輯陣列塊 宏單元 擴展乘積項 可編程連線陣列 I/O控制塊,2.3 CPLD工作原理與結構,MAX7128S的結構,MAX7000系列的單個宏單元結構,可編程寄存器,共享擴展乘積項結構,并聯擴展乘積項結構,PIA信號布線到LAB的方式,IO控制塊結構,2.4 FPGA工作原理與結構,1. FPGA的特點 可編程查找表 LUT（Look Up Table） 基于SRAM的查找表邏輯結構 存儲

5、輸入值構成的真值表,2. LUT單元,FPGA查找表單元內部結構,FPGA由大量LAB組成,LE由一個4輸入的查找表LUT、進位鏈邏輯和一個可編程的寄存器構成,2.5 硬件測試技術,集成電路的發(fā)展，促使CPLD、FPGA的規(guī)模越來越大，復雜程度也越來越高，測試問題隨之而來。 內部邏輯測試：掃描寄存器、嵌入式邏輯分析儀 JTAG邊界掃描：BST（Board Scan Test）,2.6 產品概述,CPLD分解組合邏輯的功能很強 FPGA的一個LUT只能處理4輸入的組合邏輯 CPLD適合用于設計譯碼等復雜組合邏輯 設計復雜的時序邏輯，使用FPGA較好 CPLD一般只能做到512個邏輯單元 FPGA

6、芯片中包含的LUT和觸發(fā)器的數量非常多，往往都是幾千上萬 CPLD擁有上電即可工作的特性 大部分FPGA需要一個加載過程,1. Altera,最大的可編程邏輯器件供應商之一 CPLD：MAX系列 FPGA：Stratix系列、FLEX系列、ACEX系列、Cyclone系列等 IP核 ,2. Xilinx,FPGA的發(fā)明者 最大可編程邏輯器件供應商之一 99年Xilinx收購了Philips的PLD部門 CPLD：XC9500系列 FPGA：Virtext系列、Spartan系列 http:/www.xilinx-,3. Lattice,世界第三大可編程邏輯器件供應商 ISP （ In-System Programming ）技術 99年Lattice收購Vantis（原AMD子公司） 2001年收購Lucent微電子的FPGA部門， Lattice中小規(guī)模PLD/FPGA比較有特色 ispMACH4000系列PLD LatticeEC/ECP系列FPGA 可編程模擬芯片ispPAC ,2.7 編程與配置,常見的大規(guī)模PLD的編程工藝有三種： 基于電可擦除存儲單元的EEPROM或FLASH技術 基于SRAM查找表的編程單元 基于反熔絲單元,1. CPLD的ISP編程,2. FPGA的配置,3. 專用器件配置FPGA,4. 單