4-5-基于sdk生成pl端ip的設(shè)備樹方法

1、Revision History基于 SDK 生成 PL 端 IP 的設(shè)備樹方法 Draft DateRevision No.Description2017/02/20V1.01.初始版本。 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62801/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734目錄1 下載設(shè)備樹生成器32 配置設(shè)備樹生成器43 生成設(shè)備樹文件93.1 生成設(shè)備樹配置文件93.2 生成設(shè)備樹文件134 更多幫助18公司官網(wǎng)：www.t

2、銷售郵箱：公司總機：020-8998-62802/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734本文介紹如何通過 Vivado 中的SDK 去生成設(shè)備樹文件，本次測試使用的 Vivado 的版本為 2017.2。 1 下載設(shè)備樹生成器第一步要下載設(shè)備樹生成器(Device Tree Generator)，設(shè)備樹生成器是用于生成設(shè)備樹配置文件（.dts）的工具，利用設(shè)備樹配置文件我們可以將設(shè)備樹源文件編譯成能被內(nèi)核識別的二進制格式的設(shè)備樹文件（.dtb）。下面這個

3、鏈接有多個版本設(shè)備樹生成器，根據(jù)自己的 Vivado 版本去下載相應的版本。我們使用的 Vivado 的版本為 2017.2，可以直接使用我們已經(jīng)下載好的 device-tree-xlnx-xilinx-v2017.2.tar.gz，該壓縮包位于光盤資料 ToolsWindows下。 下載鏈接：/Xilinx/device-tree-xlnx/releases 打開連接后，下載如下版本的編譯器： 圖 1公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62803/18技術(shù)論壇：www.51ele.

4、net技術(shù)郵箱：技術(shù)熱線：020-3893-9734下載好這個壓縮包之后，將它解壓到 SDK 的安裝目錄SDK2017.2dataembeddedsw 下，我們在 SDK 下會調(diào)用這個編譯器來生成設(shè)備樹配置文件。本文 SDK 的安裝目錄是D:XilinxSDK2017.2dataembeddedsw。 圖 22 配置設(shè)備樹生成器打開某個 Vivado 工程，如我們在Zynq 裸機開發(fā)例程使用手冊中利用腳本創(chuàng)建的axi_gpio 的 Vivado 工程。 圖 3公司官網(wǎng)：銷售郵箱：公司總機：0

5、20-8998-62804/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734Tronlong廣州創(chuàng)龍 您身邊的主板定制專家 4雙擊如上圖工程圖標，打開后進入工程。 擬 i_gp io - C:/Users/ Administrato r/ Deskto p/ lest/ p roject/ axi_g p io/ srcZynq_7000/ax i_gp io.xpr - Vivado 2017.2丘dit Fjow工 ools Yf_indow Layout切ew且elp0. Quick AccessPROJECT

6、MANAGER- axi_gpio ? Xv PROJECT MANAGER0 SettingsAdo Sour cesSources巴0Q今 十 Design Souces (1)？ 口 匕 XI Pro ject Summary。Settings Ed 仆 ？ 口 匕 XLan guage Temp lates千 IP Catalogv IP INTEGRATORC eate B l ock Des ign Open Block Design Generate Block Designv SIMU LATIONRun Sim ul ati on) . axi_ gpio_w rapper（

7、邸g pio_wrappe v)( 1) Constaint s (1) Simul ation Sources (1)HierarchyIP SoucesLibrariesCompile Ode ？ 口. 。 POect n ame擾 i_gpioPOect locationC1UsesJAdm inistratorJDes 付( Pod uct fam ilyZynq-7000POect pa rtxc7z020clg400-2 Top module name aX1_gp1o_wrappe Taget languageVerilogSimulator languageMixedSynth

8、es isStatus:.,/ Comp letev RTL ANALYSISProperties巳 XMessages :208 warningsPart:xc7z020 dg400-2 Open Elaboated Des ignSt ateoyVivado Synthesis DefauItsv SYNTH ESISRun Synth es is Open Synth es ized Designv IMPLEMENTATIONRun Impleme ntation Open Imp leme nt ed DesignSelect an ob ject to see properties

9、Tel ConsoleMessages I LogReports IDesign Runs xQ今 l4I + %DRC ViolationsNo DRC violations wee foun d. Implemented DRC Report？ 口亡 v PROGRAM ANO DEBUGN ameCon straint s StatusWNSTN SWHSTH STP WS Total Powe Fail edI甘 Gen erate Bitstea rn Open H adware Man age vsynth_1constS 1synth_des ign CompletelimpI_

10、1 cons t s_1write_bits tearn Complete14.488 0.000 0.100 0.0000.00 01. 694圖 4打開 Vivado 工程以后，點擊File -Launch SDK，打開 SDK 工程。 創(chuàng)托 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62805/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734Tronlong廣州創(chuàng)龍 您身邊的主板定制專家 4-Iaxi_g pio - C:/U sers/ A

11、dministrator/ Deskto p/ l est/ p roject/ axi_g p io/ src/Zynq_7000 /ax i_gp io.xpr - Vivado 2017.2 .-己 1 正心也已 巨 le 巨ditFjow工 ools Yf_in dow LayoutY.iew 且elpO.Quick Accesswrite_bitst earn Complete./)! ew POl ect Qpe n ProjectOpen 區(qū)ecent POJectOpen Ex旦mple P0ectS旦ve POect As Wri!e P0ectT cl， 器 。 z0權(quán)OJ

12、ECT MANAGER- axi_gpio SourcesQ今 十 凹 Design Souces (1 )？ 口 匕 XProject Summary。Setti ngs Ed 仆 I= Default Layout寸 ? X？ 口 巳 XArchi ve POect_Ql ose P oject Open Ch ec_l Const aint s (1) Sim ul ation Sources (1)P0ect n amePOect location P oduct fam ily P0ect pa rtaJCl _gplO.c /U sers/Adm inistratar/0 eslc

13、tc Zynq-7000xc7沁20clg400-2Open Rerent Checl,point.,J_rite CheckpointN ew IP Loe 旦 ti on Qpe n IP Loca tion.Open Rerent IP LocationNe!f. File Hierar chy IP Sou cesLibrariesCompile Ode Top module name扭 1_gp1o_wrappe Taget language:Verilog Simulator language :MixedSynthes is. 。Status:Com pleteOpen Fi)e

14、.Open Recent 巨lectn+O IPropert re s？ 口 巳 XMessages:208 warnings Part:xc7z020 d g400-2Open IP-XA_t;T FileSave FileC廿rl+Sa e File AsSave凡I FilesSelect an obj ect to see propertiesS t ateg yDRC ViolationsVivado Synthe sis DefaultsAdd So 且 ces Qpen Source FileImport ExpoAlt+Actn+N f cl Console MessagesL

15、ogReports IDesign RunsxNo DRC violations wee foun d. Implemented DRC Report？ 口亡 .,.NameCon straint sStatusWNSTNSWHSTH STP WS Total Powe Fail edv ./ synth_1const s_1synth_des ign Complete!| L aun ch SDK |QXilinx Tools - repositories。 創(chuàng)托 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62807/1

16、8技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734Tronlong廣州創(chuàng)龍 您身邊的主板定制專家 4玉 axi_gp io .s dk - C/C+ - axi_gp io_ wrapper_hw_platfo rm_O/ system.hdf - Xilin x SDK F,Ie Ed,t Navlgate Search ProJect 上 l| x,hnx+ oo|s 1 w mdo w He|p;? 了 己 心 I 戀 了 氣 了 器; : m； 斜 Generate Iin ker script臥 Bo a rd

17、Support Package Settings色Proje ct Explorer 沉 Repositoriesp 芒 ax1_gp 01吃 了QuleKAccess :|芒|喧 # 日stem.hdf= El幸 鸞 為 El rdware Platforn An out|ine i5 noti axi_gp io _bs pE9 axi_gp io _wrappe r_hw_p latfo rm_O ps 7_i n it _gp| ，c匾 ps7_i n it _gp l.h ps 7_i n it.cDump/Restore Data File Prog ram Fla 中 XSCT

18、Console拿 Create Boot Imageavailable.8 昏 ps7_i n it.h ps7_i n it.htmlAddres1, Map for processor ps7_cortexa 9 _0 -1 )E9 axi_gp io _wrapper _hw_p latfo rm_lCell4 p_s7_intc_dist _OBase, AddrHigh AddrOxfBIOl000OxfBIOl fff -二R 窩 4 ElD SDK Lo g 圈 XSCT Co nso le 窩= El亡 必Ta rget Conne ctions 覓 = ElvXSCT Pmc

19、essKSCt 圣(o Ha rdware Serverb 色 Li nu x TCF Agent(o QEMU TdGdbClie,nt上氐 0 errors 1 wa rning , 1, 主千4: rn n gs. 1 :，eaxi_gp io _wrap pe r_hw_p|atfor m_O/ s yste m.hd f圖 7點擊 New，指定交叉編譯器的路徑，再點擊 Apply，點擊OK 完成添加。 創(chuàng)托 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62808/18技術(shù)論壇：技術(shù)郵箱：s

20、技術(shù)熱線：020-3893-9734TronlongAdd , remove or change the order of SDK s software repo sito ries.令 ） 了 令 了 亨 玉 Preferen ces廠 阮pe fi| te r text廣州創(chuàng)龍 您身邊的主板定制專家 4Ge ne ralC/ C+ +He l pIns t al l/U pdateRemo te Develo pmen t Re mo te SystemsRu n/D e b ug TeamTerm i nalLo cal Re p os ito ri

21、es (availab le t o t he cu rrent wo rkspace )D X，1 i nxSDK2017 2dat a em b e dd edsw devl Ce -tr ee-x| nx-Xl h nx-v201 7 2 121|Remove|Up|Do wn|Re | ative|Ne w.| Remove|Up|Do wn|Ne,w ， | |Traci ng Xili nx SDKBoo t Ima g e BSP Prefe rencesFlas h Prog ramm i n gHardware Spec ificatic Lo g Info rma tio

22、n Le ve Re posit o riesG lo b al Re posit o ries available across wo rks paces )|SDK Ca pabi lit 函 Too lchai n Prefere nce4 | , ，ISDK Inst all atio n Re po引t o riesD:Xili nx/SD K/2017 .2/data/e mbed ded 鄧 I Res can Re poSIt o nes INo t e: Lo cal re posit o ry sett i n gs ta ke precedence over glo b

23、al re posit o ry se tt i n gs|Restore Defa u|ts 1 1App |y| 34 |OKI |Cance|圖 83 生成設(shè)備樹文件3.1 生成設(shè)備樹配置文件點擊File- New- Board Support Package。 創(chuàng)托 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-62809/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734Tronlong廣州創(chuàng)龍 您身邊的主板定制專家 4!I axi_g p i

24、o.sd k - C/C + + - axi_g pio _wrap per_hw_p la tfo rm_O/s ysle m.hdf - Xili nx SD利e I Edit Navig ate Sea rch Project Ne wRu n Xil i nx Too ls Wi n dow He l ppl icatio n ProjectOpen Fil e .,勻 O pen Pro je cts fro m File System.Close Close AllSave SaveAs,“ Save AllRevert Mo ve.Ctr l + W Ctr l +Shift +

25、 WCtrl+S Ctrl +Shift+S曰 SPM Proje ctCl Proje ct.Sou rce Fo lder巳 Folde r困 So u rce Fi le困 Hea der File。 曰 File fro m Te mp l ate ClassEl告 CN ,2= Elt sn e n 0 itb u a oi nAva n 閏門，門。一習 Ren ame.F2 I csthe r,“Ctr l + N豹 Re fres hCo nvert Line Deli mit e rs To Print.,Swit ch Wo rksp ace Res t a rt蘭 I mp

26、 ort.心 Ex po rt.F5 Ba se Add rHi g h Add rOxf8f01000Oxf8f01fffCtrl+POxeOOOaOOOOxe OOOafff Oxf8f00600Oxf8f0061f SDK Log 匡 XSCT Co nso le 覓 謚 ElPro pe rtiesAlt + En t e r1 syste m.h df axi_g pi o _wra pp er_hw_p la. 2 axi_g pio _mai n.c axi_g pio / s rc SCI Prn cessX 3 CE 莖 ， 3 syste m.h df axi_gpi o

27、_wra pp er_hw_p|a 3 C t 5Exit! Bui ld i n g wo rks pace: (33%)已 畦圖 9選擇 device_tree。 創(chuàng)托 公司官網(wǎng)：銷售郵箱：公司總機：020-8998-628010/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734圖 10點擊 Finish 以后進入 BSP 的設(shè)置，在 Board Support Package Setings 中選擇 device_ tree，可以看到設(shè)定的內(nèi)核啟動

28、參數(shù)信息，下圖為默認配置，一般系統(tǒng)會根據(jù)工程來自動配置，點擊 ok 確定即可。 圖 11公司官網(wǎng)：銷售郵箱：公司總機：020-8998-628011/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734點擊 OK 后會在 SDK 目錄下看到生成的設(shè)備樹配置文件，如圖： 圖 12在 SDK 中可以看到 PL 相關(guān)設(shè)備樹配置文件 pl.dtsi 的配置信息。 公司官網(wǎng)：銷售郵箱：公司總機：020-

29、8998-628012/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734圖 133.2 生成設(shè)備樹文件將生成的 pl.dtsi 復制到內(nèi)核源碼的arch/arm/boot/dts路徑下后，打開 zynq-tlz7x-ea syevm.dts 文件，在如圖位置添加#include pl.dtsi。 Host#vi kernel/arch/arm/boot/dts/zynq-tlz7x-easyevm.dts公司官網(wǎng)：銷售郵箱：公司總機：020-8998-6

30、28013/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734圖 14在如下位置添加如下內(nèi)容。 #include pl.dtsi圖 15添加完成以后，參考用戶手冊Linux 內(nèi)核編譯方法去編譯設(shè)備樹，進入 PetaLinux目錄，先使能環(huán)境變量后，再清理 Linux 內(nèi)核，然后配置 Linux 內(nèi)核，最后編譯設(shè)備樹。 Host# cd /home/tronlong/Zynq/PetaLinux/Host#source settings.sh使能環(huán)境變量 公司官網(wǎng)：銷售郵箱：salestro

31、公司總機：020-8998-628014/18技術(shù)論壇：技術(shù)郵箱：技術(shù)熱線：020-3893-9734圖 16進入內(nèi)核源碼目錄，先清理 Linux 內(nèi)核以及配置 Linux 內(nèi)核再編譯設(shè)備樹，如下操作： Host#cd /home/tronlong/Zynq/kernel/Host#make distclean圖 17Host#make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- xilinx_zynq_defconfigHost#make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- zynq-tlz7x-easyevm.dtb -j32圖 18公司官網(wǎng)：銷售郵箱：salestronlon