數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)題.docVIP

復(fù)習(xí)題一、填空題1. (48)10 =( )=( )16 =( )8421BCD =( )余三碼 2. 2015個(gè)1異或的結(jié)果為 。3. 三態(tài)門的輸出是1態(tài)、 和 。4. 一個(gè)8線-3線編碼器，當(dāng)輸入時(shí)，輸出代碼是 。5. 若將一個(gè)異或門（輸入為A、B）當(dāng)作反相器來使用，則輸入A、B端 。6. 邏輯函數(shù)式，其反函數(shù) 。7. 555定時(shí)器可以組成 、 、 。8. 用5級(jí)觸發(fā)器組成20進(jìn)制計(jì)數(shù)器，其無效狀態(tài)個(gè)數(shù)為 。9. 一個(gè)四位二進(jìn)制減法計(jì)數(shù)器，其狀態(tài)初始值為1010，經(jīng)過100個(gè)時(shí)鐘周期以后，該計(jì)數(shù)器的狀態(tài)值為 。10. 如(110011)2為有符號(hào)數(shù)，則其反碼為 ，補(bǔ)碼為 11 （1A）16 =( )=( )8=( )10=( )8424BCD12 個(gè)201同或的結(jié)果為 。13. 三態(tài)門的輸出可以并聯(lián)使用，實(shí)現(xiàn) 功能 14.一個(gè)8線-3線優(yōu)先編碼器，輸入高電平有效，Y7最優(yōu)先，當(dāng)Y0Y1Y2Y3Y4Y5Y6Y7=01101110時(shí)，輸出代碼是 。15.四個(gè)邏輯變量共有 個(gè)邏輯相鄰項(xiàng) 16 5個(gè)觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，共有 個(gè)有效狀態(tài)。17 4個(gè)邏輯變量；一共構(gòu)成 個(gè)最小項(xiàng)。18.用5級(jí)觸發(fā)器組成扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)個(gè)數(shù)為 個(gè) 。19. 一個(gè)四位二進(jìn)制加法計(jì)數(shù)器，其狀態(tài)初始值為1010，經(jīng)過100個(gè)時(shí)鐘周期以后，該計(jì)數(shù)器的狀態(tài)值為 。20. 如(1100100)2為有符號(hào)數(shù)，則其反碼為 ，補(bǔ)碼為 。二、判斷題1若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ）2三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）3. 時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的輸入信號(hào)有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系（ ）4.編碼與譯碼是互逆的過程。（ ）5.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CLK控制。（ ）6.時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無關(guān)。（ ）7.D觸發(fā)器的特性方程為Q*=D，與Q無關(guān)，所以它沒有記憶功能。（ ）8.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ ）9.16位輸入的二進(jìn)制編碼器，其輸出端有4位。（ ）10.時(shí)序電路不含有記憶功能的器件。（ ）三、分析設(shè)計(jì)題1.用公式法化簡式子 2.利用3線-8線譯碼器74HC138和門電路產(chǎn)生如下函數(shù)。 3.若主從SR觸發(fā)器的CLK、S、R的電壓波形如圖中所示，試畫出輸出信號(hào)的波形，假定觸發(fā)器的初始狀態(tài)為Q=0。 4.利用時(shí)序邏輯電路分析方法分析下圖所示時(shí)序邏輯電路的邏輯功能，判斷能否自啟動(dòng)。5.分析右下圖所示計(jì)數(shù)器電路，說明這是多少進(jìn)制的計(jì)數(shù)器；兩片之間是多少進(jìn)制；利用此方法實(shí)現(xiàn)75進(jìn)制的計(jì)數(shù)器，畫出對應(yīng)的電路圖（，芯片已給出），其中計(jì)數(shù)器74160的功能表如下所示見左下圖所示。、分析與設(shè)計(jì)6、如圖1，組合邏輯電路（1）寫出Y1、Y2的邏輯表達(dá)式（2）列出真值表（3）分析邏輯功能 圖1 7. 用與非門設(shè)計(jì)一個(gè)3變量的多數(shù)表決電路，當(dāng)輸入變量A、B、C有2個(gè)或2個(gè)以上為1時(shí)輸出為1，輸入為其它狀態(tài)時(shí)輸出為0。要求：（1）、列出真值表；（2）、寫出輸出邏輯函數(shù)式；（3）用74LS138和與非門實(shí)現(xiàn)畫出電路圖；（4）用74LS153實(shí)現(xiàn)。畫出電路圖：74LS138和74LS153符號(hào)圖如圖2（圖2圖48、圖4所示是用維持阻塞結(jié)構(gòu)D觸發(fā)器組成的脈沖分頻電路。試畫出在6個(gè)CLK脈沖（自己畫脈沖）作用下輸出端Y對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)Q=0（8分）9、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示 （15分）表1CPEP ET工作狀態(tài)X0XX X置010X X預(yù)置數(shù)X110 1保持X11X 0保持（但C=0）111 1計(jì)數(shù)（1） 分析下圖5所示電路，說明它是多少幾進(jìn)制計(jì)數(shù)器？簡述理由（2） 如要改為100進(jìn)制計(jì)數(shù)器，如何改動(dòng)電路，畫出電路圖。圖5 10.如圖10，組合邏輯電路：（1）寫出Y1、Y2的邏輯表達(dá)式（2）列出真值表（3）分析邏輯功能 圖1 1 圖211、分析如圖11所示電路的邏輯功能，分別1）寫出電路的驅(qū)動(dòng)方程，2)狀態(tài)方程和輸出方程，3)寫出電路狀態(tài)轉(zhuǎn)換表，4)說明電路功能 3、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示 表1CPEP ET工作狀態(tài)X0XX X置010X X預(yù)置數(shù)X110 1保持X11X 0保持（但C=0）111 1計(jì)數(shù)（3） 分析下圖12所示電路，說明A=1和A=0時(shí),它是分別幾進(jìn)制計(jì)數(shù)器？簡述理由（4） 如要改為A=1時(shí)構(gòu)成5進(jìn)制，A=0時(shí)構(gòu)成9進(jìn)制計(jì)數(shù)器，如何改動(dòng)電路，畫出電路圖。圖12 圖13 4.(10分)如圖13.用八選一數(shù)據(jù)選擇器74LS151S實(shí)現(xiàn)邏輯函數(shù)。 Y=ACD+ABCD+BC 5. 如圖14 .畫出Q端的波形圖。設(shè)初始狀態(tài)Q為0 。 圖14 一、填空題1. (36)10=( )2=( )162 數(shù)字電路分成兩大類，一類是 ，另一類是 3 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合。4 （1A）16=( )8421BCD 5邏輯函數(shù)式F（A，B，C，D）=，它的最簡與或式等于 6. N個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成 進(jìn)制的計(jì)數(shù)器。7 A+A= 8. .A+1= 二選擇題 1、測得某門電路輸入A、B和輸出Y的波形如下圖所示，則Y的表達(dá)式是( )。A、B、C、 D、 2、2k8位的RAM需要的地址線數(shù)（ ）。A、10條 B、 11條 C、12條 D、13條 3、隨機(jī)存儲(chǔ)器具有( )。A、只有寫功能 B、只有讀功能C、無讀寫功能 D、既有讀功能，又有寫功能 4、如圖所示電路的功能/名稱是（ ）A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、觸發(fā)器 D、多諧振蕩器 5、一個(gè) 4 位二進(jìn)制加法計(jì)數(shù)器，由 0000 狀態(tài)開始，經(jīng)過100個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為( )A 0100 B、0011C、0001D、0111 6、與圖1所示波形相對應(yīng)的真值表是( )。 三1寫出如圖2所示電路Y的邏輯表達(dá)式。 圖2 2.已知邏輯函數(shù)Y的波形如圖3所示，試求Y的真值表和邏輯函數(shù)式。 圖3 3分析圖4時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，分析邏輯功能.圖4 4、。用74LS138和與非門實(shí)現(xiàn)一個(gè)全加器。 圖5 已知74LS138圖形符號(hào)如圖5所示。5、分析圖6給出的電路，說明這是多少進(jìn)制的計(jì)數(shù)器，請說明理由。74160的功能表見表1。圖6表1 74160功能表CLKRDLDEPET工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持（但C=0）1111計(jì)數(shù)一填空題1、與(10000111)8421BCD等值的二進(jìn)制數(shù)是 。 2、下圖所示電路中，若輸入時(shí)鐘脈沖 CP 的頻率為 40kHz ，則輸出 Z 的頻率為 。 3、函數(shù) 的反函數(shù) _，對偶式F=_ 。 4 1+A= 5、RAM存儲(chǔ)器由 、存儲(chǔ)矩陣和 組成。 6、(1A)16=( )10 7 對100個(gè)信號(hào)采用二進(jìn)制編碼至少需要 位 8 J K觸發(fā)器具有 四種功能二單選題1、下列電路中，不屬于時(shí)序邏輯電路的是()。A、移位寄存器B、環(huán)形計(jì)數(shù)器C、一位全加器D、十進(jìn)制計(jì)數(shù)器 2、用555定時(shí)器構(gòu)成的施密特觸發(fā)器，電源電壓為VCC，若電壓控制端外接固定電壓為VCO，則其正向閾值電壓與負(fù)向閾值電壓為( )。 A、 VT+ =VCC，VT- =VCC B、VT+ =VCC，VT- =VCCC、VT+ =VCC，VT- =VCC D、VT+ =VCO，VT- =VCO 3、測得某門電路輸入A、B和輸出Y的波形如下圖所示，則Y的表達(dá)式是( )。A、B、C、 D、 4、2k8位的RAM需要的地址線數(shù)（ ）。A、10條 B、 11條 C、12條 D、13條 5、隨機(jī)存儲(chǔ)器具有( )。A、只有寫功能 B、只有讀功能C、無讀寫功能 D、既有讀功能，又有寫功能 6、如圖所示電路的功能/名稱是（ ）A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、觸發(fā)器 D、多諧振蕩器 7、一個(gè) 4 位二進(jìn)制加法計(jì)數(shù)器，由 0000 狀態(tài)開始，經(jīng)過100個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為( )A 0100 B、0011C、0001D、0111 8、與圖1所示波形相對應(yīng)的真值表是( )。 圖1第 11 頁 共 16 頁 9、一個(gè) 4 位二進(jìn)制加法計(jì)數(shù)器，由 0001狀態(tài)開始，經(jīng)過40個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為（ ）。A、0111 B、0101C、1000D、10010、欲設(shè)計(jì)一個(gè)100進(jìn)制的計(jì)數(shù)器，所需觸發(fā)器的個(gè)數(shù)最少是：（ ）。、8、7、100三分析設(shè)計(jì)題1、試用8選1數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)三人表決電路。當(dāng)表決某提案時(shí)，多數(shù)人同意，提案通過；否則，提案被否決。2、 CT74LS161為四位同步二進(jìn)制加法計(jì)數(shù)器，其功能如下表所示， 要求：用CT74LS161實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器（初始值為0000），要求畫出接線圖。（CT74LS161邏輯符號(hào)如圖所示）。 （方法不限） CT74LS161CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD CP工作狀態(tài)X0XX X置010X X預(yù)置數(shù)X110 1保持X11X 0保持（但C=0）111 1計(jì)數(shù)3 時(shí)序電路如下圖 所示( 設(shè)初始狀態(tài)=00) 。 （1）寫出電路的驅(qū)動(dòng)方程和狀態(tài)方程；（2)說明電路是幾進(jìn)制計(jì)數(shù)器。 4、 下列Y函數(shù)要求：（1）用八選一選擇器實(shí)現(xiàn)函數(shù)Y（2）列出真值表；（3）用卡諾圖化簡為最簡與或式. 圖5 復(fù)習(xí)題二一、填空題1、（3F）16=（ ）8421BCD2、十進(jìn)制加法計(jì)數(shù)器現(xiàn)時(shí)的內(nèi)容為Q3Q2Q1Q0=0110，經(jīng)過 133個(gè)時(shí)鐘脈沖作用后，其內(nèi)容為。3. . 一個(gè)D/A轉(zhuǎn)換器，滿刻度電壓為20V，需要在其輸出端分辨出0.5mV的電壓，則至少需要 位二進(jìn)制數(shù).4 補(bǔ)碼是（101101）補(bǔ)對應(yīng)的十進(jìn)制數(shù)是（ ）.5、要構(gòu)成容量為2K8的RAM，需要 片容量為2564的RAM。二、分析與設(shè)計(jì)題 1、設(shè)計(jì)3變量的多數(shù)表決電路，當(dāng)輸入變量A、B、C有2個(gè)或2個(gè)以上為1時(shí)輸出為1，輸入為其它狀態(tài)時(shí)輸出為0。要求：（1）、列出真值表；（2）、寫出輸出邏輯函數(shù)表達(dá)式；（3）用3-8譯碼器或者74LS153實(shí)現(xiàn)該邏輯電路：（芯片74LS138、74LS153如下圖2所示）圖22.、圖3所示是用維持阻塞結(jié)構(gòu)D觸發(fā)器組成的脈沖分頻電路。試畫出在6個(gè)CP脈沖（自己畫脈沖）作用下輸出端Q1. Q 2 .及 Y對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)Q=0 圖33.、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示 表1CPEP ET工作狀態(tài)X0XX X置010X X預(yù)置數(shù)X110 1保持X11X 0保持（但C=0）111 1計(jì)數(shù)（1） 試根據(jù)上表詳細(xì)說明74LS161的功能（2） 分析下圖4所示電路，說明它是多少幾進(jìn)制計(jì)數(shù)器？簡述理由）（3） 如要改為二十五進(jìn)制計(jì)數(shù)器，如何改動(dòng)電路，畫出電路圖。 圖44.圖5所示，用555定時(shí)器構(gòu)成的電路：（1）.簡述電路工作原理（2）試求：計(jì)算輸出正脈沖的寬度、振蕩周期和頻率和占空比。（3）畫出和的波形。（設(shè)二極管VD正向?qū)〞r(shí)電阻為零，反向截止時(shí)電阻為無窮大）. + 圖55.、.分析如圖5所示電路的功能，寫出驅(qū)動(dòng)方程；狀態(tài)方程，輸出方程；寫出狀態(tài)表；畫出狀態(tài)轉(zhuǎn)換圖；說明電路的邏輯功能，并判斷能否自啟動(dòng)？ 圖56、.A,B,C,D是一個(gè)8421BCD碼的四位，若此碼表示的數(shù)字X符合X小于3或X大于6時(shí)，則輸出為1，否則為0，試用“與非門”實(shí)現(xiàn)其邏輯功能。三 選擇題 1、下列電路中，不是時(shí)序電路的是（ ） A、計(jì)數(shù)器 B、觸發(fā)器 C、隨機(jī)存儲(chǔ)器 D、全加器2、將正弦波轉(zhuǎn)換為同頻率的矩形波應(yīng)采用（ ）. A、多諧振蕩器 B、 單穩(wěn)態(tài)觸發(fā)器 C、 施密特觸發(fā)器 D、計(jì)數(shù)器3.一個(gè)四位二進(jìn)制減法計(jì)數(shù)器的初始值為1001，經(jīng)過100個(gè)時(shí)鐘脈沖作用后其值為（ ）A、1100 B、0100 C、1100 D、01014、n個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，最多構(gòu)成（ ）進(jìn)制的計(jì)數(shù)器A、 n B、2n C、 2n-1 D、2n5、隨機(jī)存儲(chǔ)器具有（ ）A、只有讀功能 B、只有寫功能 C、既有讀功能 又有寫功能 D、無讀寫功能6.欲構(gòu)成1K8容量的RAM,可用2564容量的RAM芯片的片數(shù)為（ ）A、 8 B 、 4 C 、 16 D、 6 7 反碼（1011101）反對應(yīng)的十進(jìn)制數(shù)是（ ）A、 -29 B、 -34 C、 -18 D、 22 8、與十進(jìn)制數(shù)（19）10等值的余3BCD碼是（ ）A、(00101100)余 3BCD B 、(01001100)余3BCD C 、(00110101)余3BCD D、(01011010)余3BCD9、存儲(chǔ)容量為8K8位的ROM存儲(chǔ)器，其地址線為（ ）條。 A、8 B、12 C、13 D、14 10.由555定時(shí)器構(gòu)成的施密特觸發(fā)器，當(dāng)VCC=12V且外接控制電壓Vcon=6V時(shí)，的值分別為（ ）。A、12V，8V，4V B、6V，3V，3V C、6V，4V，2V D、8V，4V，4V11、一個(gè)八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時(shí)，輸出電壓為（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 12、在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（ ） A、m 1與m 3 B、m 4與m6 C、m 5 與m 13 D、m 2 與m 8 13、L=AB+C 的對偶式為：（ ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ；14.在任何情況下，或非運(yùn)算的結(jié)果是邏輯0的門電路是（ ） A 全部輸入為0； B.全部輸入為1； C 任一輸入為0，其他輸入為1； D.任一輸入為115邏輯函數(shù).F=AB+BC+CA中最小項(xiàng)的個(gè)數(shù)有（ ）A 3 B .4 C. 5 D 616.一個(gè)16選1的數(shù)據(jù)選擇器，其地址端有（ ） A 1 B.2 C. 4 D. 1617.JK觸發(fā)器，設(shè)原狀態(tài)Q=0，要求時(shí)鐘脈沖作用后，次態(tài)Q*=1,則J K為（ ） A J=1,K=1 B.J=1 K=0 C. J=1 K= D.J=0 K=118.五個(gè)D觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器