時序邏輯電路的分析與設(shè)計.ppt

1,第七章時序邏輯電路的分析與設(shè)計,內(nèi)容提要： 主要介紹時序邏輯電路的通用分析和設(shè)計方法。,2,7.1概述,時序邏輯電路的定義 時序邏輯電路的結(jié)構(gòu)形式 時序邏輯電路的分類,主要內(nèi)容：,3,7.1.1時序邏輯電路的定義,若一個邏輯電路在任何時刻產(chǎn)生的輸出信號不僅與該時刻的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，則稱該電路為時序邏輯電路。,4,7.1.2時序邏輯電路的結(jié)構(gòu),時序邏輯電路的一般結(jié)構(gòu)如圖7-1所示。,（7.1）,（7.2）,式（7.1）是輸出方程。式（7.2）是存儲電路的驅(qū)動方程或稱激勵方程。式（7.3）是存儲電路的狀態(tài)方程。,（7.3）,圖7-1,5,7.1.3時序邏輯電路的分類,按照電路的工作方式，時序邏輯電路可以分為同步時序邏輯電路和異步時序邏輯電路兩大類。 按照電路輸出對輸入信號的依從關(guān)系，時序邏輯電路又可分為Mealy型時序電路和Moore型時序電路。,6,7.2時序邏輯電路的分析,由觸發(fā)器構(gòu)成的同步時序邏輯電路的分析方法 狀態(tài)表的兩種不同格式及填寫方法 由觸發(fā)器構(gòu)成的異步時序邏輯電路的分析方法 時序邏輯電路的分析舉例,主要內(nèi)容：,7,7.2.1時序邏輯電路的分析步驟,1由給定的邏輯電路圖寫出下列各邏輯方程式： （1）各觸發(fā)器的時鐘方程。 （2）各觸發(fā)器的驅(qū)動方程。 （3）時序電路的輸出方程。 2將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得電路的狀態(tài)方程（或次態(tài)方程）。 3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖或時序圖。 4根據(jù)電路的狀態(tài)轉(zhuǎn)換圖說明該時序邏輯電路的邏輯功能。,8,表7-1 Mealy型電路狀態(tài)表格式,表7-2 Moore型電路狀態(tài)表格式,9,狀態(tài)圖是一種反映時序狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的有向圖。,同步時序邏輯電路兩種模型的狀態(tài)圖,10,7.2.2同步時序邏輯電路的分析舉例,例7-1 分析圖7-2所示的同步時序邏輯電路的功能。,圖7-2 例7-1的邏 輯電路圖,11,解： 1寫出時序電路的各邏輯方程式 （1）這是一個同步時序電路，故時鐘方程可以不寫 （2）時序電路的驅(qū)動方程,（3）時序電路的輸出方程。,2將驅(qū)動方程代入J-K觸發(fā)器特性方程， 得到狀態(tài)方程,12,3列出該時序電路的狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖,表7-3 例7-1的狀態(tài)表,13,圖7-3 例7-1的狀態(tài)圖,圖7-4 例7-1電路的工作波形,14,4電路的邏輯功能分析 由狀態(tài)圖可知，例7-1中的邏輯電路是一個二進(jìn)制可逆計數(shù)器。圖7-4中，畫出了減計數(shù)情況下電路的工作波形。,15,7.2.3異步時序邏輯電路的分析舉例,例7-2 分析圖7-5電路所示的異步時序邏輯電路。,圖7-5 例7-2的邏輯電路圖,16,解：該電路屬于Moore型異步時序邏輯電路。 1寫出時序電路的各邏輯方程式 （1）時鐘方程 （2）驅(qū)動方程 （3）輸出方程 2將驅(qū)動方程代入JK觸發(fā)器特性方程，得到狀態(tài)方程 (CP由10時有效) ( 由10時有效),，,17,3列出該時序電路的狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖,表7-4 例7-2電路的狀態(tài)表,圖7-6 例7-2的狀態(tài)圖,18,圖7-7 例7-2的時序波形圖,4電路的邏輯功能分析 由狀態(tài)圖或時序圖可知，在CP脈沖作用下，Q1 Q0的數(shù)值從00到11遞增，每經(jīng)過4個CP脈沖作用后，Q1 Q0循環(huán)一次。同時在輸出端產(chǎn)生一個進(jìn)位輸出脈沖Z。故該電路是一個模4加計數(shù)器。,19,7.3同步時序邏輯電路的設(shè)計,同步時序邏輯電路的設(shè)計步驟 建立原始狀態(tài)圖的具體過程 原始狀態(tài)圖的簡化方法 同步時序邏輯電路的設(shè)計舉例,主要內(nèi)容：,20,7.3.1同步時序邏輯電路的基本設(shè)計步驟,1由給定的邏輯功能要求求出原始狀態(tài)圖 建立原始狀態(tài)圖的具體過程如下： （1）確定時序電路模型 同步時序電路有Mealy型和Moore型兩種模型，具體將電路設(shè)計成哪種模型，有的由設(shè)計要求規(guī)定，有的由設(shè)計人員選擇。不同模型對應(yīng)的電路結(jié)構(gòu)不同。 （2）分析電路的輸入條件和輸出要求，確定輸入變量、輸出變量及該電路應(yīng)包含的狀態(tài)，并用字母S0、S1、 表示這些狀態(tài)。 （3）分別以上述狀態(tài)為現(xiàn)態(tài)，確定在每一個可能的輸入組合作用下應(yīng)轉(zhuǎn)移到哪個狀態(tài)及相應(yīng)的輸出，即可求出原始狀態(tài)圖。,21,2狀態(tài)化簡 對原始狀態(tài)圖進(jìn)行化簡，消除多余的狀態(tài)，保留有效狀態(tài)，從而使設(shè)計出來的電路得到簡化。 3狀態(tài)編碼、并畫出編碼后的狀態(tài)圖和狀態(tài)表 4選擇觸發(fā)器的類型及個數(shù) 觸發(fā)器的個數(shù)n應(yīng)滿足nlog2 M ，M為狀態(tài)的數(shù)目。 5求出電路的輸出方程和各觸發(fā)器的驅(qū)動方程。 6畫出電路的邏輯電路圖，并檢查自啟動能力。,22,7.3.2同步時序邏輯電路設(shè)計舉例,例7-3 試設(shè)計一個同步8421碼的十進(jìn)制加法計數(shù)器，采用JK觸發(fā)器實現(xiàn)。 解：（1）根據(jù)設(shè)計要求可知，該電路沒有輸入信號，有一個輸出信號Z表示進(jìn)位信號。可直接得到狀態(tài)圖如圖7-18所示。,Q3Q2Q1Q0,0001,0010,0011,0111,1000,/Z,/0,/0,/0,/0,圖7-8 例7-3的 狀態(tài)圖,23,（2）由此狀態(tài)圖很容易得到相應(yīng)的輸出方程： ，以及次態(tài)卡諾圖如圖7-9所示。,（a）總次態(tài)卡諾圖,（b）Q3n+1 （c）Q2n+1,24,（d）Q1n+1 （e）Q0n+1 圖7- 9 例7-3的次態(tài)狀態(tài)圖,25,（3）由上述狀態(tài)方程可得各觸發(fā)器的驅(qū)動方程：,26,（4）由上述驅(qū)動方程即可得到同步十進(jìn)制加法計數(shù)器的邏輯電路圖如圖7-9所示。將無效狀態(tài)10101111分別代入狀態(tài)方程進(jìn)行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，因此該電路能夠自啟動。,圖7-9 例7-3的邏輯電路圖,27,本章小結(jié),1時序邏輯電路一般由組合電路和存儲電路兩部分組成。 2按照電路的工作方式，時序邏輯電路可以分為同步和異步時序邏輯電路兩大類；按照電路輸出對輸入信號的依從關(guān)系，時序邏輯電路又可分為Mealy型和Moore型時序電路。 3在Mealy型時序電路中，輸出同時取決于存儲電路的狀態(tài)和輸入信號；而在Moore型時序電路中，輸出只與存儲電路的狀態(tài)有關(guān)。 4時序邏輯電路的分析，就是對一個給定的時序邏輯電路，通過分析，確定該時序電路的邏輯功能。 5無論是同步還是異步時序電路，它們的分析過程基本相同，只是在某些細(xì)節(jié)上有所不同。,28,6同步時序邏輯電路的分析相對較簡單，而異步時序邏輯電路的分析則較復(fù)雜：在確定各觸發(fā)器的狀態(tài)轉(zhuǎn)換時，除了考慮驅(qū)動信號外，還要考慮是否有符合要求的時鐘脈沖上升沿或下降沿到來。 7時序邏輯電路的設(shè)計就是根據(jù)給定的邏輯功能要求，設(shè)計出符合要求的邏輯電路。它實際上是分析的逆過程。 8同